メモリ

メモリ

次の表に、BIOS ポリシーまたはデフォルトの BIOS 設定を介して設定できるメモリの BIOS 設定の一覧を示します。

名前

説明

サポートされる属性

バージョン

プラットフォーム

値

依存関係
ACPI SRATの特殊な目的のメモリフラグ

[UEFI メモリ マップの特殊な目的フラグ（UEFI Memory Map Special Purpose Flag）] が有効になっている場合、[ACPI SRAT SPメモリフラグ（ACPI SRAT SP Memory flag）] を有効または無効にします。

4.3(5b) 以降

C220 M7、C240 M7、X210c M7、X410c M7、C220 M8、C240 M8、X210c M8、XE1X0M8

無効、有効

  • 無効：オプションは無効です。

  • 有効：オプションは有効です。

この設定は、デフォルト状態の有効のままにしておくことをお勧めします。

UEFIメモリマップの特殊な目的のメモリフラグ

[UEFIメモリマップの特殊ノブ（UEFI Memory Map Special knob）] 設定を有効または無効にすると、特定のオペレーティングシステムの [CXL] カードに影響します。

4.3(5b) 以降

C220 M7、C240 M7、X210c M7、X410c M7、C220 M8、C240 M8、X210c M8、XE1X0M8

無効、有効

  • 無効：オプションは無効です。

  • 有効：オプションは有効です。

この設定は、デフォルト状態の有効のままにしておくことをお勧めします。
強力なメモリテスト システムの起動中に拡張メモリ テストを有効にします。メモリ量に応じて起動時間は長くなります。

4.0(1) 以降

B200 M5、B480 M5、C220 M5、C240 M5、C480 M5、S3260 M5、B200 M6、C220 M6、C240 M6、X210c M6、C220 M7、C240 M7、X210c M7、X410c M7、C225 M8、C245 M8、X215 M8、C220 M8、C240 M8、X210c M8、XE1X0M8

無効、有効、自動

  • 無効：オプションは無効です。

  • 有効：オプションは有効です。

  • 自動：オプションは自動モードです。

この設定は、デフォルト状態の自動のままにしておくことをお勧めします。
[BME DMA 緩和（BME DMA Mitigation）]

不正な外部 DMA からの脅威を緩和するため、PCI BME ビットを無効にできます。

4.0(1)、4.0(2)、4.0(4)、4.1(1)、4.2(1)、4.3(4b) 4.3(5a)

B200 M5、B480 M5、C220 M5、C240 M5、C480 M5、S3260 M5、B200 M6、C220 M6、C240 M6、X210c M6、C225 M6、C245 M6、C220 M7、C240 M7、X210c M7、X410c M7、C225 M8、C245 M8、X215c M8、C220 M8、C240 M8、X210c M8、XE1X0M8

有効、無効

  • 無効：オプションは制限されていません。

  • 有効：オプションは制限されています。
バーストリフレッシュおよび遅延リフレッシュ

メモリがアクティブで、指定されたウィンドウ内でリフレッシュを実行するときに、メモリ コントローラがリフレッシュ サイクルを延期できるようにします。遅延リフレッシュ サイクルは、複数のリフレッシュ サイクルのバーストで実行される場合があります。

4.0(1) 以降

C225 M6、C245 M6、C245 M8、C225 M8、X215c M8

有効、無効

  • 無効：オプションは制限されていません。

  • 有効：オプションは制限されています。
[CPU SMEE]

プロセッサで、メモリの暗号化サポートを実現するセキュア メモリ暗号化有効（SMEE）機能を使用するかどうかを指定します。

4.0(2) 以降

C125 M5、C225 M6、C245 M6、C225 M8、C245 M8、X215c M8

無効、有効、自動

  • 無効：オプションは無効です。

  • 有効：オプションは有効です。

  • 自動：オプションは自動モードです。

[IOMMU]

出入力メモリ管理ユニット（IOMMU）により、AMD プロセッサが物理アドレスへ仮想アドレスをマッピングすることが可能です。

4.0(2) 以降

C125 M5、C225 M6、C245 M6、C225 M8、C245 M8、X215c M8

無効、有効、自動

  • 無効：オプションは無効です。

  • 有効：オプションは有効です。

  • 自動：オプションは自動モードです。

（注）  

 

IOMMU を無効にするには、システムの [ローカル APIC モード（Local APIC Mode）] を xAPIC に構成する必要があります。

[バンク グループ スワップ（Bank Group Swap）]

物理アドレスをアプリケーションに割り当てる方法を決定します。

4.0(1) 以降

C125 M5、C225 M6、C245 M6、C245 M8、C225 M8、X215c M8

無効、有効、自動

  • 無効：オプションは無効です。

  • 有効：オプションは有効です。

  • 自動：オプションは自動モードです。
チップセットインターリーブ

ノード 0 に選択した DRAM チップ経由でメモリ ブロックがインターリーブされるかどうか設定します。

4.2(1) 以降

C125 M5、C225 M6、C245 M6、C245 M8、C225 M8、X215c M8

無効、有効、自動

  • 無効：オプションは無効です。

  • 有効：オプションは有効です。

  • 自動：オプションは自動モードです。

（注）  

 

有効オプションは M8 サーバでのみ利用可能です。

DRAM スクラブ時間

メモリ全体をスクラブする時間数を表す値。

4.3(4a) 以降

C245 M6、C225 M6、C245 M8、C225 M8、X215c M8

無効、1 時間、4 時間、6 時間、8 時間、12 時間、16 時間、 24 時間、48 時間、自動

（注）  

 

12 時間のオプションは M8 サーバでのみ使用できます。
SNPメモリカバレッジ

このオプションは、Secured Nested Paging（SNP）メモリとリバース マップ テーブル（RMP）の動作モードを選択します。RMP は、システムの物理アドレスとゲストの物理アドレス間の 1 対 1 のマッピングを保証するために使用されます。

4.2(1) 以降

C225 M6、C245 M6、C245 M8、C225 M8、X215c M8

無効、有効、自動、カスタム

  • 無効：オプションは無効です。

  • 有効：オプションは有効です。

  • 自動：オプションは自動モードです。

  • [カスタム（Custom）]：オプションをカスタマイズします。
[カバーされる SNP メモリ サイズ（MiB）（SNP Memory Size to Cover in MiB）]

SNP メモリ サイズを設定できます。

 4.2(1)、4.3(4b)、4.3(5a) C225 M6、C245 M6、C225 M8、C245 M8、X215c M8 0 ～ 1048576（デフォルトは 8192）。

MMIO 高粒度サイズ

メモリマップド I/O （MMIO）リソースの割り当てに使用する割り当てサイズを選択します。

4.3(3c) 以降

X410c M7、X210c M7、C220 M7、C240 M7、C220 M8、C240 M8、X210c M8、XE1X0M8

1G、 4G、16G、64G、 256G、1024G、自動

（注）  

 

自動および 32G オプションは、M8 Intel プラットフォームにのみ適用されます。

XE1X0M8 の場合、デフォルト値は 1024G です。

MMIO ハイベース

I/O （MMIO リソース）のメモリアドレス マッピングに基づく基本メモリ サイズ

4.3(3c) 以降

X410c M7、X210c M7、C220 M7、C240 M7、C220 M8、C240 M8、X210c M8、XE1X0M8

512G、1T、2T、4T、16T、24T、30T、32T、40T、56T、自動

  • 自動オプションは、M8 Intel プラットフォームにのみ適用されます。

  • 30T および 60T オプションは、XE1X0M8 でのみサポートされています。
ソケットごとのNUMAノード

CPU ソケットあたりの NUMA（非一様メモリアクセス）ノード数を構成できます。

4.2(1) 以降

C225 M6、C245 M6、C225 M8、C245 M8、X215c M8

自動、NPS0、NPS1、NPS2、NPS4

  • NPS0：ソケットごとの NUMA ノード数を 0 にします。

  • NPS1：ソケットごとの NUMA ノード数を 1 にします。

  • NPS2：ソケットごとの NUMA ノード数を 2 にします。

  • NPS4：ソケットごとの NUMA ノード数を 4 にします。

  • 自動：チャネル数を自動に設定します。
[メモリインターリーブ（Memory Interleaving）]

インターリーブされるメモリ ブロックを決定します。また、インターリーブの開始アドレス（ビット 8、9、10、または 11）も指定します。

4.0(2) 以降

C125 M5、C225 M6、C245 M6、C225 M8、C245 M8、X215c M8

自動、チャネル、Die、なし、ソケット、無効、有効

  • M5 で使用可能なオプション：自動、チャンネル、Die、なし、ソケット

  • M6 で利用可能なオプション：自動、無効

  • M8 で利用可能なオプション：自動、有効、無効

メモリインターリーブサイズ

インターリーブされるメモリ ブロックのサイズを決定します。また、インターリーブの開始アドレス（ビット 8、9、10、または 11）も指定します。

4.0(2) 以降

C125 M5、C225 M6、C245 M6

1 KB、2 KB、256 Bytes、512 Bytes、自動

（注）  

 

4KB オプションは M6 サーバでのみ使用できます。
SEV-SNPサポート

セキュア ネスティッド ページング機能を有効にできます。

4.2(1) 以降

C225 M6、C245 M6、C225 M8、C245 M8、X215c M8

無効、有効、自動

  • 無効：オプションは無効です。

  • 有効：オプションは有効です。
CR QoS

同時 DCPMM BW 飽和スレッドの存在下での DRAM およびシステム全体の BW ドロップを防止し、同種の DDRT のみの使用への影響を最小限に抑えます。マルチテナントの使用例、VMなどに適しています。App Direct 向けですが、メモリ モードも改善されます。「ワーストケース」の低下をターゲットにします。

4.1(2) 以降

B200 M5、B480 M5、C220 M5、C240 M5、C480 M5、 S3260 M5、B200 M6、C220 M6、C240 M6、X210c M6

無効、レシピ 1、レシピ 2、レシピ 3、モード 0、モード 1、モード 2

  • 無効：この機能が無効になります。

  • レシピ 1：6 モジュール、最適化されたソケットあたり 4 モジュール

  • レシピ 2：最適化されたソケットあたり 2 モジュール

  • レシピ 3：最適化されたソケットあたり 1 モジュール

  • モード 0：PMem QoS 機能を無効にする

  • モード 1：M2M QoS Enable;CHA QoS Disable

  • モード 2：M2M QoS 有効、CHA QoS 有効

（注）  

 

モード 0、モード 1、モード 2 のオプションは、M6 サーバにのみ適用されます。
CR FastGo設定

CR FastGo Config は、FastGO が無効になっている場合の DDRT 非一時書き込み帯域幅を改善します。FastGO を有効にすると、アンコアへの NT 書き込みのフローが高速になります。FastGO を無効にすると、CPU アンコアの NT 書き込みキューが減少し、DCPMM で連続して改善され、帯域幅が向上します。

4.1(2) 以降

B200 M5、B480 M5、C220 M5、C240 M5、C480 M5、 S3260 M5、B200 M6、C220 M6、C240 M6、X210c M6

自動、オプション 1 ～ 5、最適化を有効にする、最適化を無効にする

（注）  

 

[最適化の有効化（Enable Optimization）]、[最適化の無効化（Disable Optimization）] オプションは、M6 サーバーでのみ使用できます。
[DCPMM ファームウェアのダウングレード（DCPMM Firmware Downgrade）] DCPMM ファームウェアのダウングレードを構成するには

4.0(1) 以降

B480 M5、C220 M5、C240 M5、C480 M5、S3260 M5、B200 M6、C220 M6、C240 M6、X210c M6

無効、有効

  • 無効：オプションは無効です。

  • 有効：オプションは有効です。
メモリのリフレッシュレート

内部メモリ用のリフレッシュ間隔レートを構成するには

4.0(1) 以降

B200 M5、B480 M5、C220 M5、C240 M5、C480 M5、 S3260 M5、B200 M6、C220 M6、C240 M6、X210c M6、C225 M6、C245 M6、C220 M7、C240 M7、X210c M7、X410c M7、C225 M8、C245 M8、X215c M8

自動、 1x 更新、2x 更新、3x、4x

（注）  

 

M5、M7、M8 サーバのデフォルトは、1x リフレッシュです。

AMD M6 サーバのデフォルトは、2x リフレッシュです。

（注）  

 

XE1X0M8 には適用されません。
DRAM SWのサーマルスロットリング

DRAM SW サーマル スロットリングを構成するには

4.0(1) 以降

C125 M5

無効、有効

  • 無効：オプションは無効です。

  • 有効：オプションは有効です。
eADRサポート

拡張非同期 DRAM リフレッシュ (eADR) により、データを含む CPU キャッシュ ラインが適切なタイミング、必要な順序でフラッシュされます。電源障害から保護されたドメインにも含まれます。

4.2(1) 以降

B200 M6、C220 M6、C240 M6、X210c M6、C220 M7、C240 M7、X210c M7、X410c M7

無効、有効、自動

  • 無効：オプションは無効です。

  • 有効：オプションは有効です。

  • 自動：オプションは自動モードです。
メモリ帯域幅ブースト

メモリ帯域幅を増やすことができます。

4.2(1) 以降

C220 M6、C240 M6、B200 M6、X210c M6

無効、有効

  • 無効：オプションは無効です。

  • 有効：オプションは有効です。
メモリサイズの制限(GB)

部分的なメモリのミラー モードの容量を、合計メモリ容量の 50% に制限します。メモリサイズは、0 GB ~ 65535 GB の範囲で 1 GB ずつ増加します。

4.0(2) 以降

B200 M5、B480 M5、C220 M5、C240 M5、C480 M5、S3260 M5、B200 M6、C220 M6、C240 M6、X210c M6、C220 M7、C240 M7、X210c M7、X410c M7、C220 M8、C240 M8、X210c M8、XE1X0M8

0：65535（ステップ サイズが 1）

メモリのサーマル スロットリング モード

メモリの温度が制限内にあることを保証する保護メカニズムを提供します。温度が最大閾値を超えると、メモリ アクセス レートが低下し、ベースボード管理コントローラ（BMC）がファンの回転数を調整してメモリを冷却し、過熱による DIMM の損傷を防ぎます

4.0(1) 以降

B200 M5、B480 M5、C220 M5、C240 M5、C480 M5、S3260 M5、B200 M6、C220 M6、C240 M6、X210c M6、C220 M7、C240 M7、X210c M7、X410c M7、C220 M8、C240 M8、X210c M8、XE1X0M8

PECI を使用した CLTT、無効

  • 無効：オプションは無効です。

  • PECI を使用した CLTT：プラットフォーム環境制御インターフェイス（PECI）を使用してクローズド ループ サーマル スロットリング（CLTT）を有効にします。

このトークンは、C125 M5 サーバーではサポートされていません。
NUMA最適化

BIOS で NUMA をサポートするかどうか設定します。

4.0(1) 以降

B200 M5、B480 M5、C220 M5、C240 M5、C480 M5、S3260 M5、B200 M6、C220 M6、C240 M6、X210c M6、C220 M7、C240 M7、X210c M7、X410c M7、C220 M8、C240 M8、X210c M8、XE1X0M8

有効、無効

  • [Disabled]：BIOS で NUMA をサポートしません。

  • [Enabled]：NUMA に対応したオペレーティング システムに必要な ACPI テーブルを BIOS に含めます。このオプションを有効にする場合は、一部のプラットフォームでシステムのソケット間メモリ インターリーブを無効にする必要があります。

NVMパフォーマンス設定

NVM パフォーマンス設定により、DDR チャネル上の DDR と DDRT トランザクション間の効率的なメジャー モード調停が可能になり、チャネル BW と DRAM の遅延が最適化されます。

4.0(2) 以降

B200 M5、B480 M5、C220 M5、C240 M5、C480 M5、 S3260 M5、B200 M6、C220 M6、C240 M6、X210c M6

BW 最適化、レイテンシー最適化、バランシング プロファイル

  • BW 最適化：DDR および DDRT BW 用に最適化されています。これがデフォルトのオプションです。

  • 遅延最適化：DDRT BW が存在する場合 DDR 遅延が改善します。M5 サーバでのみ使用できます。

  • バランシング プロファイル：メモリ モード用に最適化されています。
オペレーションモード

このオプションを使用すると、操作モードを構成できます。

4.2(1) 以降

B200 M5、B480 M5、C220 M5、C240 M5、C480 M5、S3260 M5

テスト専用、テストと修復

パニックと高水準点

メモリ コントローラの遅延リフレッシュ機能を制御します。

4.2(1) 以降

B200 M5、B480 M5、C220 M5、C240 M5、C480 M5, S3260 M5、B200 M6、C220 M6、C240 M6、X210c M6、C220 M7、C240 M7、X210c M7、X410c M7

高、低

  • [高（High）]：メモリ コントローラは、最大 8 つのリフレッシュ コマンドを延期できます。メモリ コントローラは、延期されたすべてのリフレッシュをリフレッシュ間隔内で実行します。9 番目のリフレッシュ コマンドについては、リフレッシュの優先順位をパニックにします。メモリ コントローラは、延期されたすべてのリフレッシュ コマンドが実行されるまで、通常のメモリ トランザクションを一時停止します。

  • 低：メモリ コントローラは、リフレッシュ コマンドを延期することはできません。

    （注）  

     

    Rowhammer スタイルの攻撃を軽減するために、この設定はデフォルト状態（[低（Low）] ）のままにすることを推奨します。

Rowhammer スタイルの攻撃を軽減するために、この設定はデフォルト状態（[低（Low）] ）のままにすることを推奨します。

（注）  

 

これは XE1X0M8 に該当されません。
部分的なキャッシュ行の節約

パーシャル キャッシュ ライン スペアリング (PCLS) は、メモリ コントローラーのエラー防止メカニズムです。PCLS は、メモリ アクセス中に置換できるように、ビットの欠陥のあるニブルの場所を、対応するデータ コンテンツとともにスペア ディレクトリに静的にエンコードします。

4.2(1) 以降

B200 M6、C240 M6、C220 M6、X210c M6、C220 M7、C240 M7、X210c M7、X410c M7

無効、有効

（注）  

 

M7 サーバの場合、デフォルト値は [無効（Disabled）] です。

  • 無効：オプションは無効です。

  • 有効：オプションは有効です。
メモリパーシャルミラーモード

メモリ パーシャル ミラー モードを使用すると、GB 単位またはメモリ容量の割合によって部分的にミラーリングすることができます。ここで選択したオプションに応じて、使用可能なフィールドで、部分的なミラーの割合または部分的なミラー容量を GB 単位で定義できます。メモリ容量の最大 50% を部分的にミラーリングできます。

4.1(1) 以降

B200 M5、B480 M5、C220 M5、C240 M5、C480 M5、S3260 M5、B200 M6、C220 M6、C240 M6、X210c M6、C220 M7、C240 M7、X210c M7、X410c M7、C220 M8、C240 M8、X210c M8

無効、パーセンテージ、GB 単位の値

  • 無効：オプションは無効です。

  • 容量：部分メモリ モードでミラーリングされるメモリの量は、合計メモリの割合として定義されます。

  • 値 (GB): 部分的なメモリ モードでミラーリングされるメモリの合計は GB で定義されます。

    （注）  

     

    部分的なメモリ ミラー モードは標準のミラーリング モードに対して相互に排他的です。

    部分的なミラー 1 ~ 4 は、関連オプションで GB または割合で設定されている容量制限を超えない限り、任意の数または設定で使用できます。

（注）  

 

GB のオプションの値は、M8 プラットフォームには適用されません。
パーシャルミラー率

使用可能なメモリの総量を、合計メモリの割合として制限します。これは、0.000.01 %から 50.00 % まで、0.01 % 単位で増加させられます。

4.1(1) 以降

B200 M5、B480 M5、C220 M5、C240 M5、C480 M5、S3260 M5、B200 M6、C220 M6、C240 M6、X210c M6、C220 M7、C240 M7、X210c M7、X410c M7、C220 M8、C240 M8、X210c M8、X410c M8、XE1X0M8

5.00：40.00（0.01 のステップ サイズ）

（注）  

 

部分ミラー モードが GB 単位の値に設定されている場合にのみ適用されます。

  • [メモリ RAS 構成（Memory RAS Configuration）] で、[部分ミラー モード 1LM（Partial Mirror Mode 1LM）]を選択します。

  • 部分的なメモリ ミラー モードの構成は、 [パーセンテージ（Percentage）]に設定する必要があります。

[パーシャル ミラー n GB 単位のサイズ（Partial Mirror n Size in GB）]。n の範囲は 1 ～ 4 です。

パーシャル ミラー n のメモリの量を GB 単位で制限します。これは、0 GB ~ 65535 GB の範囲で 1 GB ずつ増加します。

4.1(1) 以降

B200 M5、B480 M5、C220 M5、C240 M5、C480 M5, S3260 M5、B200 M6、C220 M6、C240 M6、X210c M6、C220 M7、C240 M7、X210c M7、X410c M7

0：65535（ステップ サイズが 1）

（注）  

 

部分ミラー モードが GB 単位の値に設定されている場合にのみ適用されます。

n=2 の場合：

  • [メモリ RAS 構成（Memory RAS Configuration）] で、[部分ミラー モード 1LM（Partial Mirror Mode 1LM）]を選択します。

  • 部分的なメモリ ミラー モードの構成は、 [パーセンテージ（Percentage）]に設定する必要があります。

PCIe RASサポート PCIe RAS ポートが有効か、無効かどうか。

4.0(1) 以降

B200 M5、B480 M5、C220 M5、C240 M5、C480 M5、S3260 M5、B200 M6、C220 M6、C240 M6、X210c M6、C220 M7、C240 M7、X210c M7、X410c M7、C220 M8、C240 M8、X210c M8、XE1X0M8

無効、有効

  • 無効：このオプションは無効です。

  • 有効：このオプションは有効です。
ポストパッケージ修復

Post Package Repair (PPR) は、スペア セルに置き換えて、障害のあるメモリ セルを修復する機能を提供します。

4.2(1) 以降

C225 M6、C245 M6、C225 M8、C245 M8、X215c M8

無効、ハード PPR

  • 無効：このオプションは無効です。

  • ハード PPR：これにより、破損したストレージ セルが永続的に再マッピングされることになります。

ランタイム ポスト パッケージ修復

OS ランタイム中に修正されたメモリ エラーのソフト ポスト パッケージ修復を有効にします。

4.3(4b) 以降

C225 M8、C245 M8、X215c M8、C220 M8、C240 M8、X210c M8、XE1X0M8

無効、有効

メモリRAS設定

サーバに対するメモリの RAS（信頼性、可用性、有用性）の設定方法です。

4.0(1) 以降

B200 M5、B480 M5、C220 M5、C240 M5、C480 M5、S3260 M5、B200 M6、C220 M6、C240 M6、X210c M6、C220 M7、C240 M7、X210c M7、X410c M7、C220 M8、C240 M8、X210c M8、XE1X0M8

最大パフォーマンス、ミラーリング、ロックステップ、ミラー モード 1LM、パーシャル ミラー モード 1LM、スペアリング、ADDDC スペアリング

  • 最大パフォーマンス：システム パフォーマンスを最適化し、すべての高度な RAS 機能を無効にします。

  • [Mirroring]：システムのメモリの半分をバックアップとして使用することにより、システムの信頼性が最適化されます。このモードは UCS M4 以前のブレード サーバーに使用します。

  • [Lockstep]：サーバ内の DIMM ペアが、同一のタイプ、サイズ、および構成を持ち、SMI チャネルにまたがって装着されている場合、ロックステップ モードをイネーブルにすることで、メモリ アクセス遅延の最小化およびパフォーマンスの向上を図ることができます。B440 サーバーでは [lockstep] がデフォルトで有効になっています。

  • [Mirror Mode 1LM]：ミラー モード 1LM は、ミラーリングされるシステム内の 1LM メモリ全体を設定し、結果的にメモリ容量を半減させます。このモードは UCS M5 および M6 ブレード サーバーに使用します。

  • [部分的なミラー モード 1LM (Partial Mirror Mode 1LM)]：部分的なミラー モード 1LM は、ミラーリングされるシステム内の 1LM メモリの一部全体を設定し、結果的にメモリ容量を半減させます。このモードは UCS M5 および M6 ブレード サーバーに使用します。

  • スペアリング：システムの信頼性は、他の DIMM が故障した場合に使用できるように、メモリを予備に保持することによって最適化されます。このモードは、メモリの冗長性を実現しますが、ミラーリングほどの冗長性は提供されません。

  • ADDDC スペアリング：システムの信頼性は、他の DIMM が故障した場合に使用できるように、メモリを予備に保持することによって最適化されます。このモードは、メモリの冗長性を実現しますが、ミラーリングほどの冗長性は提供されません。
PPRタイプの選択

Post Package Repair (PPR) は、スペア セルに置き換えて、障害のあるメモリ セルを修復する機能を提供します。

4.1(1) 以降

B200 M5、B480 M5、C220 M5、C240 M5、C480 M5、S3260 M5、B200 M6、C220 M6、C240 M6、X210c M6、C220 M7、C240 M7、X210c M7、X410c M7、C220 M8、C240 M8、X210c M8、XE1X0M8

無効、ハード PPR

  • 無効：オプションは無効です。

  • ハード PPR：これにより、破損したストレージ セルが永続的に再マッピングされることになります。
Secure Encrypted Virtualization

VM のコードとデータが分離された、暗号化仮想マシン（VM）の実行を有効にします。

4.2(1) 以降

C125 M5、C225 M6、C245 M6、C225 M8、C245 M8、X215c M8

253 ASID、509 ASID、自動

  • 253 ASID

  • 509 ASID

  • 自動

    （注）  

     

    Rowhammer スタイルの攻撃を軽減するために、この設定は [自動（Auto）] のデフォルト状態のままにすることを推奨します。
[SMEE]

プロセッサで、メモリの暗号化サポートを実現するセキュア メモリ暗号化有効（SMEE）機能を使用するかどうかを指定します。

4.0(4) 以降

C125 M5、C225 M6、C245 M6、C225 M8、C245 M8、X215c M8

無効、有効、自動

  • 無効：このオプションは無効です。

  • 有効：このオプションは有効です。

  • 自動：このオプションは自動モードに設定されています。

（注）  

 

自動が M6 および M8 サーバのデフォルトです。
2LMのSnoopyモード

すべての DRAM アクセスでディレクトリを維持しながら、DCPMM アクセスのスヌーピング モードを有効にします。スヌープは、ソケット間のキャッシュの一貫性を維持します。ディレクトリは、リモート ノード情報をローカル（メモリ内）に保持することでスヌープを削減します。ディレクトリのルックアップと更新により、メモリ トラフィックが追加されます。

ディレクトリは、DRAM には適していますが、DCPMM には必ずしも適していません。非 NUMA ワークロードの場合、この機能を有効にすると、DCPMM に対するディレクトリの更新が排除されるため、DDRT の帯域幅が制限されたワークロードに役立ちます。ディレクトリは、ファー メモリ アクセスに対して無効になっており、代わりにリモート ソケットをスヌーピングして所有権を確認します。ディレクトリは DRAM (メモリの近く) にのみ使用されます。

4.0(1) 以降

B200 M5、B480 M5、C220 M5、C240 M5、C480 M5、 S3260 M5、B200 M6、C220 M6、C240 M6、X210c M6

無効、有効

  • 無効：このオプションは無効です。

  • 有効：このオプションは有効です。
ADのSnoopyモード

すべての DRAM アクセスでディレクトリを維持しながら、DCPMM アクセスのスヌーピング モードを有効にします。スヌープは、ソケット間のキャッシュの一貫性を維持します。ディレクトリは、リモート ノード情報をローカル（メモリ内）に保持することでスヌープを削減します。ディレクトリのルックアップと更新により、メモリ トラフィックが追加されます。

ディレクトリは、DRAM には適していますが、DCPMM には必ずしも適していません。非 NUMA ワークロードの場合、この機能を有効にすると、DCPMM に対するディレクトリの更新が排除されるため、DDRT の帯域幅が制限されたワークロードに役立ちます。ディレクトリは AD へのアクセスに対して無効になり、代わりにリモート ソケットをスヌーピングして所有権を確認します。ディレクトリは DRAM アクセスにのみ使用されます。

4.0(1) 以降

AB200 M5、B480 M5、C220 M5、C240 M5、C480 M5、 S3260 M5、B200 M6、C220 M6、C240 M6、X210c M6

無効、有効

  • 無効：このオプションは無効です。

  • 有効：このオプションは有効です。
透過的セキュアメモリ暗号化

システム メモリに格納されているすべてのデータの透過的なハードウェア メモリ暗号化を提供します。

4.1(3) 以降

C125 M5、C225 M6、C245 M6、C225 M8、C245 M8、X215c M8

無効、有効、自動

  • 無効：このオプションは無効です。

  • 自動：このオプションは自動モードに設定されています。
UMA

名前が示すように、UMA ベースのクラスタリングは、プロセッサが Uniform Memory Access（UMA）ノードとして構成されている場合、つまり SNC が無効になっている場合に推奨されるクラスタリング モードです。

4.2(1) 以降

C220 M6、C240 M6、B200 M6、X210c M6、C220 M7、C240 M7、X210c M7、X410c M7、C220 M8、C240 M8、X210c M8、XE1X0M8

無効：All-2All、Hemisphere-2-clusters、Quadrant-4-clusters

（注）  

 

M7 サーバの場合、デフォルト値は Quadrant-4-clustersです。

（注）  

 

GB のオプションの値は、M8 プラットフォームには適用されません。
揮発性メモリモード

メモリ モードの構成を許可します。

4.0(2) 以降

C220 M6、C240 M6、B200 M6、X210c M6、

1LM、2LM

  • [1LM]：1 レイヤメモリ（1LM）を構成します。これは、M7 サーバのデフォルト値です。

  • 2LM：2 層メモリ（1LM）を構成します。

エラー チェック スクラブ

メモリ デバイスでメモリのチェック、修正、およびエラーのカウントを実行できるようにします。

4.0(2) 以降

C220 M7、C240 M7、X210c M7、X410c M7、C220 M8、C240 M8、X210c M8、XE1X0M8

無効、 結果収集ありで有効、結果収集なしで有効

[ランク マージン ツール（Rank Margin Tool）]

メモリ マージン テストが自動化され、ランク レベルで DDR マージンを特定するために使用されます。

4.0(2) 以降

C220 M7、C240 M7、X210c M7、X410c M7、C220 M8、C240 M8、X210c M8、XE1X0M8

有効、無効

[アダプティブ リフレッシュ管理レベル（Adaptive Refresh Management Level）]

更新管理（RFM）が必要な場合は、適応型更新管理（ARFM）レベルを選択します。

4.0(2) 以降

C220 M7、C240 M7、X210c M7、X410c M7、C220 M8、C240 M8、X210c M8、XE1X0M8

デフォルト、レベル A、レベル B、レベル C