ID del Documento: 11085
Actualizado: 08 de ago de 2008
A. El router de Internet de la serie Cisco 12000 está disponible en siete modelos. Esta tabla enumera las diferencias de hardware entre estos modelos:
12008 12012 12016 12404 12406 12410 12416 Capacidad de estructura del switch (Gbps) 40 60 802 80 120 200 320 Nº de ranuras 8 12 16 4 6 10 16 Nº de ranuras de fabric de switch 3 SFC, 2 CSC 3 SFC, 2 CSC 3 SFC, 2 CSC 1 board3 3 SFC, 2 CSC 5 SFC, 2 CSC 3 SFC, 2 CSC Nº de ranuras de tarjeta de línea1 7 11 15 3 5 9 15 1 El Procesador de ruta gigabit (GRP) toma una ranura. Si hay dos GRPs presentes con fines de redundancia, debe quitar una ranura disponible para las tarjetas de línea.
2 El Cisco 12016 se puede actualizar a un Cisco 12416 mediante un kit de actualización de fabric de switch.
3 El 12404 tiene una placa que contiene todos las funcionalidades de la Tarjeta de reloj y programación (CSC) y de la Tarjeta de estructura de switch (SFC) (funcionalmente equivalente a una CSC y tres SFC).
El GRP puede colocarse en cualquier ranura. En el Cisco 12012, se recomienda que utilice las ranuras 0 y 11 para GRP porque estas ranuras no se enfrían y GRP disipa menos el calor que las otras tarjetas de línea (LC).
A. El 12016 y el 12416 son el mismo chasis. La única diferencia es la tarjeta de reloj y programación (CSC) y las tarjetas de estructura de switch (SFC). El 12016 utiliza la CSC GSR16/80 y la SFC GSR16/80 mientras que el 12416 utiliza la CSC GSR16/320 y la SFC GSR16/320. Con las nuevas SFC, la 12416 puede admitir hasta 10 Gbps por ranura, mientras que la 12016 admite hasta 2.5 Gbps por ranura.
Si tiene un 12016 y desea actualizarlo a un 12416, todo lo que tendría que hacer es reemplazar el GSR16/80-CSC y el GSR16/80-SFC por el nuevo GSR16/320-CSC y GSR16/320-SFC ...
A. El SFC y el CSC proporcionan el entramado del switch físico para el sistema como así también la temporización para las celdas de Cisco que transportan paquetes de datos y de control entre las tarjetas de línea y los procesadores de ruta.
En el 12008, 12012 y 12016, debe tener al menos una CSC para que el router funcione. Tener sólo un CSC y ningún SFC se denomina ancho de banda de trimestre y sólo funciona con tarjetas de línea de motor 0 (LC). Si hay otras LC en el sistema, se apagarán automáticamente. Si necesita LC distintas del Motor 0, se debe instalar el ancho de banda completo (tres SFC y un CSC) en el router. Si se requiere redundancia, se necesita un segundo CSC. Esta CSC redundante sólo funciona si la CSC o una SFC no funcionan. La tarjeta CSC redundante puede funcionar como CSC o SFC.
12416, 12406, 12410 y 12404 requieren ancho de banda completo.
Todos los routers de la serie 12000 de Cisco tienen un máximo de tres SFC y dos CSC, excepto la serie 12410, que tiene cinco SFC dedicados y dos CSC dedicados, y la 12404, que tiene una placa que contiene toda la funcionalidad de CFC y SFC. No hay redundancia para el 12404.
En los 12008, 12012, 12016, 12406 y 12416, las tarjetas CSC también funcionan como SFC. Por este motivo, para obtener una configuración redundante de ancho de banda completo, sólo necesita tres SCF y dos CSC. En el 12410, existen CSC y SFC dedicados. Para lograr una configuración redundante de ancho de banda necesita dos CSC y cinco SFC.
Las configuraciones de cuarto de ancho de banda sólo pueden utilizarse en 12008, 12012 y 12016, si sólo posee LC Engine 0 en el chasis. El CSC192 y el SFC192, que reside en el chasis serie 12400, no admite configuraciones de ancho de banda de un cuarto.
A. Aunque utilizan diferentes tarjetas de fabric de switch (SFC) y tarjetas de reloj y programador (CSC), todos los routers de Internet de la serie 12000 utilizan el mismo procesador de ruta Gigabit (GRP) y tarjetas de línea (LC). La excepción son todas las LC basadas en el motor 4, como la OC-192 POS, 10xGE y otras soportadas sólo en un 124xx con el entramado de conmutación de 320 Gbps. Para obtener más detalles, consulte ¿Cómo puedo determinar qué tarjeta de motor se está ejecutando en la caja?.
A. Los Procesadores de ruta Gigabit (GRP) y las Tarjetas de línea (LC) se instalan desde el frente del chasis y se conectan dentro de una placa de interconexiones pasiva. Esta placa de interconexiones contiene líneas en serie que interconectan a todos los LC con las tarjetas de estructura de switches, y también con otras conexiones para funciones de energía y mantenimiento. Cada ranura de chasis de 2,5 Gbps (12008, 12012 y 12016) tiene hasta cuatro conexiones de línea serial (1,25 Gbps), una para cada una de las SFC para proporcionar una capacidad total de 5 Gbps por ranura (dúplex completo de 2,5 Gbps). Los 10 Gbps (12404, 12406, 12410 y 12416) utilizan cuatro conjuntos de cuatro conexiones de línea serial en cada ranura, lo que proporciona a cada ranura una capacidad de switching de dúplex completo de 20 Gbps.
Nota: En realidad, cada LC tiene cinco conexiones de línea serial. Una es para la redundancia (va a la tarjeta redundante) y es el XOR de los datos a través de los demás SFC para la corrección de errores. Lo mismo se aplica a la serie 124xx.
A. Estos tipos de memoria existen en el GRP:
RAM dinámica (DRAM)
La DRAM también se denomina memoria principal o de procesador. Tanto el GRP como las tarjetas de línea (LC) contienen DRAM que permite que un procesador incorporado ejecute el software Cisco IOS® y almacene tablas de routing de red. En el GRP, usted puede configurar la memoria de la ruta en un rango que va desde el valor predeterminado de fábrica, 128 MB, hasta una configuración máxima de 512 MB.
El procesador del GRP utiliza DRAM integrada para realizar una variedad de tareas importantes, entre las que se incluyen las siguientes:
Ejecución de la imagen de Cisco IOS Software
Almacenamiento y mantenimiento de tablas de ruteo de la red
Carga de la imagen del software Cisco IOS en las LC instaladas
Formato y distribución de tablas de Cisco Express Forwarding actualizadas (tablas de información de reenvío (FIB) y adyacencias) a las LC instaladas
Supervisión de las condiciones de alarmas de temperatura y voltaje de las tarjetas instaladas y cierre de éstas cuando es necesario
Admite un puerto de la consola que le permite configurar el router utilizando una terminal asociada
Participación en protocolos de ruteo de red (junto con otros routers en el entorno de red) para actualizar las tablas internas de ruteo del router.
Nota: Las configuraciones de memoria de ruta de 512 MB en el GRP son compatibles solamente con el número de producto GRP-B=. Además, se requiere Cisco IOS Software Releases 12.0(19)S, 12.0(19)ST o posterior y ROM Monitor (ROMmon) Release 11.2 (181) o posterior.
Memoria de acceso aleatorio compartida (SRAM)
SRAM brinda memoria caché secundaria de CPU. La configuración GRP estándar es de 512 KB. Su función principal es actuar como un área de almacenamiento provisional para la información de actualización de la tabla de ruteo hacia y desde las LC. SRAM no permite la actualización de campos, lo que significa que no puede actualizarlo ni reemplazarlo.
Memoria flash GRP
Tanto la memoria Flash integrada como la basada en tarjeta PCMCIA le permiten cargar y almacenar de forma remota varias imágenes de microcódigo y software Cisco IOS. Puede descargar una nueva imagen por la red o desde un servidor local. Luego puede agregar la nueva imagen a la memoria Flash o reemplazar los archivos existentes. Puede iniciar los routers de manera manual o automática desde cualquier imagen almacenada. La memoria Flash también funciona como un servidor TFTP para permitir que otros servidores inicien de forma remota desde imágenes almacenadas o para copiarlas en su propia memoria Flash.
Módulo único de memoria en línea (SIMM) Flash integrado
La memoria Flash integrada (llamada memoria flash de inicialización) está ubicada en el conector U17 y contiene la imagen de inicio del software Cisco IOS y otros archivos definidos por el usuario en el GRP. Se trata de un SIMM de 8 MB, que no se puede actualizar en el campo. No puede actualizarlo ni reemplazarlo. Siempre se recomienda sincronizar la imagen de inicio con la imagen principal del software del IOS de Cisco.
Tarjeta de memoria Flash
La tarjeta de memoria Flash contiene la imagen de software del IOS de Cisco. Una tarjeta de memoria Flash está disponible como Número de producto MEM-GRP-FL20=, que es una tarjeta de memoria Flash PCMCIA de 20 MB que se envía como repuesto o como parte de un sistema Cisco serie 12000. Esta tarjeta se puede insertar en cualquiera de las dos ranuras PCMCIA del GRP y permite la carga del software del IOS de Cisco en la memoria principal del GRP. Se pueden utilizar tarjetas PCMCIA tipo 1 y tipo 2.
Para obtener información de compatibilidad entre las tarjetas Flash PCMCIA y diversas plataformas, refiérase a Matriz de Compatibilidad del Sistema de Archivos PCMCIA.
memoria RAM no volátil’ (NVRAM)
La información almacenada en la NVRAM no es volátil, lo que significa que la información sigue presente en esta memoria después de una recarga del sistema. Los archivos de configuración del sistema, la configuración de los registros de la configuración del software y los registros de monitoreo ambiental están incluidos en los 512 KB de NVRAM, que tiene el respaldo de baterías de litio incorporadas que retienen la memoria por un mínimo de cinco años. NVRAM no es actualizable en el campo, lo que significa que no puede actualizarlo ni reemplazarlo.
Memoria borrable y programable de sólo lectura (EPROM)
EPROM en el GRP contiene un ROMmon que lo habilita para reiniciar la imagen predeterminada del software del IOS de Cisco de una tarjeta de memoria Flash si SIMM de memoria Flash no contiene una imagen de la ayuda de inicialización. Si no se encuentra ninguna imagen válida, el proceso de inicio termina en el modo ROMmon, que es un subconjunto del software principal del IOS de Cisco, para permitir los comandos básicos. Las memorias EPROM Flash de 512 KB no son actualizables por campo, esto significa que no se pueden actualizar ni reemplazar.
A. En una LC, existen dos tipos de memoria LC que el usuario puede configurar:
Memoria de procesador o de ruta (ubicada en RAM dinámica (DRAM))
Memoria de paquetes (ubicada en la memoria RAM dinámica sincrónica (SDRAM))
Las configuraciones de la memoria LC y las ubicaciones del socket de la memoria difieren según el tipo de motor de la LC. En general, todas las LC comparten un conjunto común de opciones de configuración de memoria para el procesador o la memoria de ruta, pero soportan diferentes configuraciones predeterminadas y máximas para la memoria de paquete basándose en el tipo de motor en el que se construye la LC.
En las LC, la memoria principal se puede configurar desde el valor predeterminado de fábrica de 128 MB (Motor 0, 1, 2) hasta la configuración máxima de 256 MB, que es el valor predeterminado para las LC de Motor 3 y 4.
Nota: Si no hay suficiente DRAM para cargar las tablas de Cisco Express Forwarding en una LC, Cisco Express Forwarding se inhabilita automáticamente para esta LC y dado que este es el único método de conmutación disponible en los routers de Internet de la serie 12000, la propia LC está inhabilitada.
La memoria del paquete LC almacena temporalmente los paquetes de datos en espera de las decisiones de conmutación por parte del procesador LC. Una vez que el procesador de LC toma las decisiones de conmutación, los paquetes se propagan en la estructura de conmutación del router para transmitir a la LC adecuada. Para que una LC funcione, los zócalos del módulo de memoria en línea dual (DIMM) para la transmisión y recepción deben llenarse. Las DIMM SDRAM instaladas en una determinada memoria intermedia (recepción o transmisión) deben ser del mismo tipo y tamaño, aunque las memorias intermedias de recepción y transmisión pueden funcionar con diferentes tamaños de memoria.
Tipo de motor Memoria de paquete predeterminada Actualizable Actualizable a Motor 0 MEM-LC-PKT-128= No Motor 1 MEM-LC1-PKT-256= No Motor 2 MEM-LC1-PKT-256= Yes MEM-PKT-512-UPG= Motor 3 512 MB - Sin FRU todavía No Motor 4 MEM-LC4-PKT-512= No
A. El Cisco 12000 Series ofrece un portafolio amplio de LC, que incluye núcleo, borde, borde canalizado, ATM, Ethernet, Dynamic Packet Transport (DPT) y Fin de venta (EOS). Estas LC brindan alto rendimiento, un reparto del paquete prioritario garantizado y una inserción y extracción en línea (OIR) transparente de servicio a través de la arquitectura del sistema distribuida de las series 12000 de Cisco. Esta tabla enumera las LC liberadas a diciembre de 2001:
LC de núcleo
Nombre de tarjeta de línea Motor Chasis admitidos Versión de software del IOS de Cisco Recursos Tarjeta de Línea OC-48 POS Internet Service Engine (ISE) OC-48c/STM -16c POS/SDH ISE de un puerto Motor 3 (ISE) Chasis 10G Chasis 2.5G 12.0(21)S 12.0(21)ST Tarjeta de línea 1-Port OC-48 POS One-Port OC-48c/STM-16c POS/SDH Motor 2 Chasis 10G Chasis 2.5G 12.0(10)S 12.0(11)ST Ficha técnica Tarjeta de línea de 4 puertos OC-48 POS de cuatro puertos OC-48c/STM-16c POS/SDH Motor 4 Sólo chasis 10G 12.0(15)S 12.0(17)ST Tarjeta de línea OC-192c/STM-64c POS/SDH de un puerto OC-192 POS 1 puerto Motor 4 Sólo chasis 10G 12.0(15)S 12.0(17)ST LC de extremo
Nombre de tarjeta de línea Motor Chasis admitidos Versión de software del IOS de Cisco Recursos 6-Port DS3 Six-Port DS3 Line Card Motor 0 Chasis 10G Chasis 2.5G 12.0(10)S 12.0(11)ST 12-Port DS3, Tarjeta de línea DS3 de 12 puertos Motor 0 Chasis 10G Chasis 2.5G 12.0(10)S 12.0(11)ST Tarjeta de línea E3 de 6 puertos con E3 de seis puertos Motor 0 Chasis 10G Chasis 2.5G 12.0(15)S 12.0(16)ST Tarjeta de línea de 12 puertos E3 Doce puertos E3 Motor 0 Chasis 10G Chasis 2.5G 12.0(15)S 12.0(16)ST Tarjeta de línea de 4 puertos OC-3 POS de cuatro puertos OC-3c/STM-1c POS/SDH Motor 0 Chasis 10G Chasis 2.5G 12.0(05)S 12.0(11)ST Ficha técnica Tarjeta de línea de 8 puertos OC-3 POS Eight-Port OC-3c/STM-1c POS/SDH Motor 2 Chasis 10G Chasis 2.5G 12.0(10)S 12.0(11)ST Tarjeta de línea OC-3 POS/SDH de 16 puertos OC-3c/STM-1c POS/SDH de 16 puertos Motor 2 Chasis 10G Chasis 2.5G 12.0(10)S 12.0(11)ST ISE POS OC-3 de 16 puertos ISE POS/SDH OC-3c/STM-1c de 16 puertos Motor 3 (ISE) Chasis 10G Chasis 2.5G 12.0(21)S 12.0(21)ST Tarjeta de línea de 1 puerto OC-12 POS de un puerto OC-12c/STM-4c POS/SDH Motor 0 Chasis 10G Chasis 2.5G 12.0(10)S 12.0(11)ST Ficha técnica Tarjeta de línea POS/SDH OC-12c/STM-4c de cuatro puertos, POS OC-12 de cuatro puertos Motor 2 Chasis 10G Chasis 2.5G 12.0(10)S 12.0(11)ST Ficha técnica Tarjeta de línea de 4 puertos OC-12 c/STM-4c POS/SDH ISE de cuatro puertos OC-12 POS ISE Motor 3 (ISE) Chasis 10G Chasis 2.5G 12.0(21)S 12.0(21)ST Tarjeta de línea de un puerto OC-48c/STM -16c POS/SDH ISE y de un puerto OC-48 POS ISE Motor 3 (ISE) Chasis 10G Chasis 2.5G 12.0(21)S 12.0(21)ST LC de extremo canalizado
Nombre de tarjeta de línea Motor Chasis admitidos Versión de software del IOS de Cisco Recursos Tarjeta de línea OC-3/STM-1(DS1/E1) canalizada de 2 puertos, CHOC-3, DS1/E1 de 2 puertos Motor 0 Chasis 10G Chasis 2.5G 12.0(17)S 12.0(17)ST Ficha técnica Tarjeta de línea de 1 puerto CHOC-12, DS3 un puerto canalizado OC-12 (DS3) Motor 0 Chasis 10G Chasis 2.5G 12.0(05)S 12.0(11)ST Ficha técnica Tarjeta de línea de 1 puerto CHOC-12, OC-3 Un puerto canalizado OC-12/STM-4 (OC-3/STM-1) Motor 0 Chasis 10G Chasis 2.5G 12.0(05)S 12.0(11)ST Ficha técnica CHOC-12 ISE de 4 puertos OC-12/STM-4 (DS3/E3, OC-3c/STM-1c) POS/SDH ISE canalizado de cuatro puertos Motor 3 (ISE) Chasis 10G Chasis 2.5G 12.0(21)S 12.0(21)ST 1-Port CHOC-48 ISE One-Port Channelized OC-48/STM-16 (DS3/E3, OC-3c/STM-1c, OC-12c/STM-4c) POS/SDH ISE Line Card Motor 3 (ISE) Chasis 10G Chasis 2.5G 12.0(21)S 12.0(21)ST Tarjeta de línea (T1) T3 canalizada de 6 puertos, T3 canalizada de 6 puertos Motor 0 Chasis 10G Chasis 2.5G 12.0(14)S 12.0(14)ST LC ATM
Nombre de tarjeta de línea Motor Chasis admitidos Versión de software del IOS de Cisco Recursos ATM OC-3c/STM-1c de cuatro puertos, ATM OC-3 de cuatro puertos Motor 0 Chasis 10G Chasis 2.5G 12.0(5)S 12.0(11)ST ATM OC-12 de 1 puerto ATM OC-12c/STM-4c de un puerto Motor 0 Chasis 10G Chasis 2.5G 12.0(7)S 12.0(11)ST Ficha técnica Tarjeta de línea 4-Port OC-12 ATM Four-Port OC-12c/STM-4c ATM Motor 2 Chasis 10G Chasis 2.5G 12.0(13)S 12.0(14)ST Ficha técnica LC Ethernet
Nombre de tarjeta de línea Motor Chasis admitidos Versión de software del IOS de Cisco Recursos Tarjeta de línea de Fast Ethernet de 8 puertos FE con ECC ocho puertos Motor 1 Chasis 10G Chasis 2.5G 12.0(10)S 12.0(16)ST GE de 3 puertos con tarjeta de línea Gigabit Ethernet de de tres puertos Motor 2 Chasis 10G Chasis 2.5G 12.0(11)S 12.0(16)ST Ficha técnica Ethernet GE de 10 puertos y Gigabit de diez puertos Motor 4 con RX/TX+ /Densidad Chasis 10G Chasis 2.5G 12.0(22)S 12.0(22)ST Ficha técnica LC DPT
Nombre de tarjeta de línea Motor Chasis admitidos Versión de software del IOS de Cisco Recursos DPT OC-12 DPT 2 puertos DPT OC-12c/STM-4c dos puertos Motor 1 Chasis 10G Chasis 2.5G 12.0(10)S 12.0(11)ST Anuncio 1-Port OC-48 DPT One-Port OC-48c/STM-16c DPT Motor 2 Chasis 10G Chasis 2.5G 12.0(15)S 12.0(16)ST Ficha técnica Anuncio EOSLC
Estas LC ya no se venden. Se enumeran solo para su referencia:
Nombre de tarjeta de línea Motor Chasis admitidos Versión de software del IOS de Cisco Tarjeta habilitadora OC-192c/ STM- 64c de 1 puerto OC-192c/STM-64c PO/Tarjeta habilitadora Motor 2 Chasis 10G Chasis 2.5G 12.0(10)S 12.0(11)ST GE de 1 puerto con tarjeta de línea Gigabit Ethernet de un puerto ECC Consulte el Boletín de producto para obtener más información. Motor 1 Chasis 10G Chasis 2.5G 12.0(10)S 12.0(16)ST Nota: Las LC del Motor 3 son capaces de realizar funciones de borde a velocidad de línea. Cuanto más alto sea el motor de capa 3 (L3), más paquetes se conmutarán en el hardware.
A. La versión 12.0(9)S del software Cisco IOS agregó el tipo de motor de capa 3 (L3) a la salida del comando show diag, como se muestra a continuación:
SLOT 1 (RP/LC 1 ): 1 Port Packet Over SONET OC-12c/STM-4c Single Mode MAIN: type 34, 800-2529-02 rev C0 dev 16777215 HW config: 0x00 SW key: FF-FF-FF PCA: 73-2184-04 rev D0 ver 3 HW version 1.1 S/N CAB0242ADZM MBUS: MBUS Agent (1) 73-2146-07 rev B0 dev 0 HW version 1.2 S/N CAB0236A4LE Test hist: 0xFF RMA#: FF-FF-FF RMA hist: 0xFF DIAG: Test count: 0xFFFFFFFF Test results: 0xFFFFFFFF L3 Engine: 0 - OC12 (622 Mbps) !--- Engine 0 card. MBUS Agent Software version 01.40 (RAM) (ROM version is 02.02) Using CAN Bus A ROM Monitor version 10.00 Fabric Downloader version used 13.01 (ROM version is 13.01) Primary clock is CSC 1 Board is analyzed Board State is Line Card Enabled (IOS RUN ) Insertion time: 00:00:11 (2w1d ago) DRAM size: 268435456 bytes FrFab SDRAM size: 67108864 bytes ToFab SDRAM size: 67108864 bytes 0 crashes since restartExiste un comando de acceso directo que puede utilizarse para obtener el mismo resultado, pero sólo con la información útil.
Router#show diag | i (SLOT | Engine) ... SLOT 1 (RP/LC 1 ): 1 port ATM Over SONET OC12c/STM-4c Multi Mode L3 Engine: 0 - OC12 (622 Mbps) SLOT 3 (RP/LC 3 ): 3 Port Gigabit Ethernet L3 Engine: 2 - Backbone OC48 (2.5 Gbps) ...
A. El soporte para GRP redundantes se presentó en las versiones 12.0(5)S y 11.2(15)GS2 del software del IOS de Cisco. Cuando se instalan dos GRP en un chasis de router de la serie 12000, un GRP actúa como GRP activo y el otro actúa como GRP de respaldo o en espera. Si el procesador de ruta principal (RP) falla o se elimina del sistema, el GRP secundario detecta la falla e inicia un switchover. Durante un switchover, el GRP secundario asume el control del router, se conecta con las interfaces de red y activa la interfaz de administración de red local y la consola del sistema.
Redundancia de procesador de ruteo
La Redundancia del procesador del router (RPR) es un modo alternativo a la Alta disponibilidad de sistema (HSA) y permite el reinicio del software del IOS de Cisco en el procesador inactivo antes de la conmutación (un "arranque en frío"). En RPR, el RP en espera carga una imagen de Cisco IOS Software en el momento de inicio y se inicializa en el modo en espera; sin embargo, aunque la configuración de inicio está sincronizada con el RP en espera, los cambios del sistema no lo están. En caso de que se produzca un error fatal en el RP activo, el sistema cambia al procesador en espera, que se reinicia como el procesador activo, lee y analiza la configuración de inicio, recarga todas las tarjetas de línea (LC) y reinicia el sistema.
Plus de redundancia de procesador de ruta más
En el modo RPR+, el RP en espera se inicializa completamente. El RP activo sincroniza en forma dinámica el inicio y los cambios en la configuración actual con RP en espera, lo cual significa que el RP en espera debe volver a cargarse y ser reinicializado (un "inicio en caliente"). Además, en los routers de Internet de las series 1000 y 12000 de Cisco, las LC no se restablecen en el modo RPR+. Esta funcionalidad proporciona una conmutación mucho más rápida entre los procesadores. La información sincronizada con el RP en espera incluye información de configuración en ejecución, información de inicio sobre los routers de Internet de las series 1000 y 12000 de Cisco y cambios en el estado del chasis, como Inserción y extracción en línea (OIR) del hardware. La información de estado de aplicación, protocolo y LC no se sincroniza con el RP en espera.
RPR+ se presentó en la versión 12.0(17)ST del software del IOS de Cisco. Para obtener más información sobre las LC con los routers de Internet de la serie 12000 que soportan RPR+, refiérase a Release Notes de Plataforma Cruzada para Cisco IOS Release 12.0 S, Parte 2: Nuevas funciones y notas importantes. El resto de las tarjetas de línea (como ATM y el Motor 3) se restablecen y recargan durante un switchover RPR+.
Stateful Switchover
El modo de intercambio con estado (SSO) proporciona toda la funcionalidad de RPR+ dado que el software Cisco IOS está completamente inicializado en el RP en espera. Además, SSO admite la sincronización de la información de estado de la aplicación, el protocolo y la LC entre los RP para las características y protocolos soportados (un "hot standby").
SSO es una nueva función disponible desde la versión 12.0(22)S del software del IOS de Cisco. Para obtener más información sobre esta función, refiérase a Stateful Switchover.
A. Dependiendo de las funciones que necesite, las versiones 11.2GS, 12.0S o 12.0ST del software del IOS de Cisco se pueden instalar en un router de Internet de la serie 12000. La elección se debe realizar en función de las funciones que se requieren, las piezas de hardware instaladas y la memoria disponible.
Como guía de referencia para decidir qué software del IOS de Cisco instalar, consulte las notas de la versión enumeradas. Éstas proporcionan una descripción detallada de las funciones y los componentes de hardware que admite cada versión del IOS de Cisco.
Notas de la Versión de Plataforma Cruzada para Cisco IOS Release 12.0 S
Notas de la Versión de Plataforma Cruzada para Cisco IOS Software Release 12.0ST
La herramienta Software Advisor (sólo clientes registrados) puede ayudarle a elegir el software apropiado para su dispositivo de red.
Nota: La imagen que se ejecuta en el router de Internet de la serie 12000 (gsr-x-xx) incluye una imagen integrada de tarjeta de línea (LC) (glc-x-x) que se descarga a las LC durante la inicialización del sistema.
A. La compatibilidad con ACL varía según el tipo de motor de capa 3 (L3) de la tarjeta de línea (LC). La LC del Motor 4 no admite ACL, pero el Motor 4+ (ahora en la versión de prueba temprana de campo (EFT)) sí las admite.
A. Refiérase a la Lista de Soporte de MIB para el Router de Internet de la Serie 12000 y a la página de MIBs de Cisco en el sitio web cisco.com para obtener más información.
A. El router de Internet de la serie 12000 está diseñado generalmente para obtener un rendimiento de reenvío de paquetes de alta velocidad en el núcleo de una red IP. Las tarjetas de línea (LC) del motor 3 y del motor 4+ están diseñadas para aplicaciones periféricas e implementan servicios IP mejorados (como QoS) en hardware sin impacto en el rendimiento.
Esta tabla resume el soporte para las funciones de QoS por tipo de motor:
MDRR WRED Marcación Notas Motor 0 Sí - Software Sí - Software Declaración de tarifa límite únicamente. También se puede utilizar el ruteo basado en la política. Motor 1 No No Declaración de tarifa límite únicamente. También se puede utilizar el ruteo basado en la política. Motor 2 Sí - Hardware Sí - Hardware Sentencia de límite de velocidad de ingreso único por interfaz solamente. Sin ACL. La marcación, MDRR y WRED no están disponibles en las subinterfaces. Motor 3 Sí - Hardware Sí - Hardware Puerto, ACL, límite de velocidad Las subinterfaces se soportan en el Motor 3. Motor 4 Sí - Hardware Sí - Hardware Sí - Basado en el puerto con Rate-Limit. No en ACL. Soporte de subinterfaz mínimo. Motor 4+ Sí - Hardware Sí - Hardware Sí - como el Motor 4, pero también brinda soporte de ACL. 1 MDRR = Ordenamiento cíclico con déficit modificado
2 WRED = Detección temprana aleatoria ponderada
El mecanismo adecuado de planificación de paquetes para un router depende de su arquitectura de conmutación. Weighted Fair Queueing (WFQ) y Class-Based WFQ (CBWFQ) son los algoritmos conocidos de programación para la asignación de recursos en plataformas de routers de Cisco con una arquitectura basada en bus. Sin embargo, no son compatibles con el router de la serie Cisco 12000. El router de la serie Cisco 12000 tampoco admite la cola de prioridad antigua ni la cola personalizada. En su lugar, el router de switch Gigabit (GSR) utiliza un mecanismo de colocación en cola que se adapta mejor a su arquitectura y al fabric de switch de alta velocidad. Ese mecanismo es MDRR.
Dentro del Ordenamiento cíclico con déficit (DRR), cada cola de servicio posee un valor determinado asociado –una cantidad promedio de bytes en cada ciclo– y un contador de déficit inicializado según el valor determinado. Cada cola de flujo no vacía se atiende de forma rotativa, programando en cada ronda paquetes promedio de bytes cuánticos. Los paquetes de una cola de servicio se sirven mientras el contador de déficit sea mayor a cero. Cada paquete en servicio hace disminuir el contador en déficit en un valor equivalente a su longitud en bytes. Una cola no puede ser atendida después de que el contador en déficit sea cero o negativo. En cada nueva ronda, el contador de déficit de cada cola no vacía se incrementa por su valor cuántico.
MDRR difiere del DRR normal al agregar una cola especial de baja latencia que se puede mantener en uno de dos modos:
Modo de prioridad estricta: la cola se mantiene siempre que no está vacía. Esto permite el menor retraso posible para este tráfico.
Modo alternativo: la cola de baja latencia se mantiene alternando entre sí y las otras colas.
Consejo: Esta cola de baja latencia es absolutamente necesaria para el tráfico sensible al tiempo que necesita un retraso muy bajo y fluctuación baja. Por ejemplo, si desea implementar una red de voz sobre IP (VoIP), los requisitos de retardo y fluctuación son bastante estrictos, y la única forma de cumplir estos requisitos es utilizar el modo de prioridad estricta. El acuerdo de nivel de servicio (SLA) en la estructura básica para la clase de cola de prioridad (PQ) requiere un retraso y una fluctuación bajos, sin pérdidas. El modo alternativo introduce más demora y, por lo tanto, más fluctuación en la clase PQ. Un proveedor de servicios diseña la clase PQ para que su tasa de uso promedio nunca exceda del 30-50%. Es permisible tener ráfagas en la clase PQ superiores al 100% de la tasa de egreso. En este caso, las otras clases se mueren de hambre, pero por un período muy corto (tal vez unos cientos de � en el peor de los casos).
Estas tablas enumeran el soporte para MDRR en las colas de hardware ToFab (hacia el switch fabric) y FrFab (desde el switch fabric):
MDRR alternativo ToFab ToFab Strict MDRR ToFab WRED Eng0 no sí sí Eng1 no no no Eng2 sí sí sí Eng3 sí sí sí Eng4 sí sí sí Eng4+ sí sí sí Toda clase de servicio (CoS) ToFab en el router de Internet serie 12000 debe configurarse mediante la sintaxis de CoS heredada.
MDRR alternativo de FrFab MDRR estricto FrFab FrFab WRED Eng0 no sí sí Eng1 no no no Eng2 sí1 sí sí Eng3 sí2 sí sí Eng4 sí sí sí Eng4+ sí sí sí Un sistema alterno de MDRR en la dirección FrFab sólo se puede utilizar con la sintaxis heredada de clase de servicio (CoS) para Engine 2 LCs.
2 El hardware del motor 3/5 soporta el modelado y la regulación de salida por cola. Esta función proporciona un superconjunto de la cola MDRR de modo alternativo.
A. MQC simplifica la configuración de las características de Calidad de servicio (QoS) en un router que ejecuta el software de Cisco IOS al proporcionar una sintaxis de línea de comandos común entre las plataformas. El MQC contiene estos tres pasos:
Definición de una clase de tráfico con el comando class-map
Creación de una política de servicio mediante la asociación de la clase de tráfico con una o más políticas de QoS (mediante el comando policy-map)
Asociar la política de servicio a la interfaz con el comando service-policy
Para obtener más información, consulte la Interfaz de Línea de Comandos de Calidad de Servicio Modular.
MQC en el router de Internet de la serie 12000 varía ligeramente de la implementación en otras plataformas. Además, el MQC en cada motor de reenvío de capa 3 (L3) puede variar ligeramente.
Esta tabla enumera la compatibilidad con MQC para todos los tipos de Motor L3 de tarjetas de línea (LC):
Tipo de motor L3 Motor 01 Motor 1 Motor 2 Motor 3 Motor 4 Motor 4+ Soporte' MQC. yes3 no yes3 sí sí sí Versión de software del IOS de Cisco 12.0(15)S - 12.0(15)S2 12.0(21)S 12.0(22)S 12.0(22)S 1 Las tarjeta de línea 4OC3/ATM y LC-1OC12/ATM Engine 0 no admiten MQC.
2 Hay algunas excepciones con respecto al soporte MQC en algunas LC:
Para el OC3 ATM LC de ocho puertos, se soporta en 12.0(22)S y versiones posteriores.
Para el CHOC3/STM1 de dos puertos, se admite desde 12.0(17)S.
Para el OC-48 DPT, se admite desde 12.0(18)S.
3 Para el Motor 0 y el Motor 2, MQC soporta solamente estos comandos:
match ip precedence [value]
bandwidth percent [value]
prioridad
aleatorio
precedencia aleatoria [prec] [min] [max] 1
MQC sólo admite colas FrFab. El MQC no admite colas ToFab. Como consecuencia, Rx Weighted Random Early Detection (WRED) y Modified Deficit Round Robin (MDRR) sólo se pueden configurar a través de una CLI tradicional.
Esto es válido para todos los LC. MQC no conoce la clase de servicio (CoS) ToFab.
Las políticas Rx no pueden ser usadas porque las colas de salida virtuales (conocidas como colas ToFab) no son colas de entrada. La razón es que las colas ToFab pertenecen a un puerto o ranura de destino. Las colas de entrada se deben asociar solamente con una interfaz de entrada, sin tener en cuenta el slot o puerto de destino. En el motor del extremo, las únicas colas de entrada son las colas de modelado (de entrada).
Las LC del motor 3 admiten MQC a partir de la versión 2. En el Motor 3, MQC se puede utilizar para configurar colas modeladas en la dirección ToFab; las colas ToFab normales sólo pueden configurarse mediante la CLI. MQC se puede utilizar para configurar todas las colas FromFab. La compatibilidad con MQC está disponible para las definiciones de interfaz física/de canal en 12.0(21)S/ST y se ha ampliado para admitir las definiciones de subinterfaz también en 12.0(22)S/ST.
Nota: Si bien MQC admite los índices de acceso comprometidos (CAR), no admite la función de continuación; se trata de un problema genérico de MQC y no se limita a las LC del router de Internet de la serie 12000 o del motor 3.
Aquí puede ver las diferencias de implementación de MQC entre el Motor 2 y el Motor 3:
Motor 2
Sólo hay un nivel único de configuración de uso compartido de ancho de banda.
El porcentaje de ancho de banda en el CLI se traduce internamente como un valor cuantificable y luego se programa en la cola apropiada.
Motor 3
Hay dos niveles de configuración de uso compartido del ancho de banda.
Hay un ancho de banda mínimo y un valor determinado para cada cola.
El porcentaje de ancho de banda de CLI se traduce a una velocidad (Kbps), según la velocidad del link subyacente, y se configura directamente en la cola. No se realiza ninguna conversión a un valor cuántico. La precisión de esta garantía mínima del ancho de banda es 64 Kbps.
El valor de la cantidad se configura internamente de manera que concuerde con la Unidad de transmisión máxima (MTU) de la interfaz y se configura de la misma manera para todas las colas. No hay un mecanismo MQC CLI para modificar este valor determinado, ni directa ni indirectamente.
Nota: Es necesario que el valor cuántico sea mayor o igual que la MTU de la interfaz. Además, el valor cuántico internamente se encuentra en unidades de 512 bytes. Entonces, para el MTU predeterminado de 4470 bytes, el mínimo valor determinado del MTU debe ser de 9.
A. La tarjeta Fast Ethernet (FE) no admite FEC. Actualmente, no se admite el canal Gigabit Ethernet (GEC) en todas las tarjetas de línea Gigabit Ethernet (GE) (por ejemplo, GE y 3GE).
A. Cisco IOS Software Release 12.0(6) introdujo el soporte para 802.1q sólo en interfaces GE. Todas las LC GE admiten encapsulación 802.1q. El router de Internet de la serie 12000 no admite la encapsulación ISL y no se ha planificado ningún soporte.
router#show interface GigabitEthernet 3/0 mac-accounting GigabitEthernet3/0 GE to LINX switch #1 Output (431 free) 0090.bff7.a871(1 ): 1 packets, 85 bytes, last: 44960ms ago 00d0.6338.8800(3 ): 2 packets, 145 bytes, last: 33384ms ago 0090.86f7.a840(9 ): 2 packets, 145 bytes, last: 12288ms ago 0050.2afc.901c(10 ): 4 packets, 265 bytes, last: 1300ms agoA. La tarjeta de línea 3xGE (LC) también es compatible con la contabilidad de NetFlow de muestra y la contabilidad de políticas del protocolo de gateway fronterizo (BGP).
A. Desde la versión 12.0(6)S del software del IOS de Cisco, NetFlow es compatible con los routers de la serie 12000 de Cisco, pero sólo en las tarjetas de línea (LC) del motor 0 y 1. NetFlow no se admite en las LC Gigabit Ethernet (GE).
Desde la versión 12.0(7)S del IOS de Cisco, GE LC admite NetFlow.
Desde la versión 12.0(14)S del IOS de Cisco, los LC de Paquete sobre SONET (PoS) del motor 2 admiten NetFlow de muestra. La función Sampled NetFlow permite el muestreo de uno de x paquetes IP reenviados a los routers, al permitir al usuario definir el intervalo x con un valor comprendido entre un mínimo y un máximo. Los paquetes de muestreo se toman en cuenta en la memoria caché de flujo de NetFlow del router. Estos paquetes de muestreo reducen considerablemente la utilización de la CPU necesaria para dar cuenta de los paquetes NetFlow, permitiendo que la mayoría de los paquetes sean conmutados más rápidamente ya que no necesitan atravesar un procesamiento NetFlow adicional.
Refiérase a Sampled NetFlow para obtener más información.
Gracias a la versión 12.0(14)S de software del IOS de Cisco, también se admite NetFlow Export versión 5 en routers de Internet serie 12000 de Cisco. El formato de exportación de la versión 5 puede habilitarse junto con las funciones tradicionales de NetFlow y Sampled NetFlow. La función Exportar de la versión 5 de NetFlow permite exportar datos de granularidad fina al recolector de NetFlow. Se mantiene información y estadísticas por flujo y se las carga en la estación de trabajo.
Desde la Versión 12.0(16)S del IOS de Cisco, NetFlow con muestras es soportado en las GE LC con 3 puertos.
A partir de la versión 12.0(18)S del software Cisco IOS, NetFlow con muestras y las Listas de control de acceso (ACL) de 128 entradas en el Circuito integrado de aplicación específica (ASIC) (PSA) de conmutación de paquetes ahora pueden configurarse al mismo tiempo en el paquete de Engine 2 sobre las LC de SONET (PoS).
A partir de la versión 12.0(19)S del software del IOS de Cisco, la función Destinos de exportación múltiples de NetFlow habilita la configuración de destinos múltiples de los datos NetFlow. Con esta función habilitada, dos secuencias idénticas de datos NetFlow son enviadas al host de destino. Actualmente, el número máximo de destinos de exportación permitidos es de dos.
La función de Destinos de exportación múltiples de NetFlow está disponible sólo si NetFlow está configurado.
Refiérase a Detalles de NetFlow Muestreados y Soporte de Plataforma para obtener más información sobre las plataformas soportadas.
A. Sí, a partir de la versión 12.0(10)S del software del IOS de Cisco. Sin embargo, hay algunas restricciones debido a la arquitectura de las LC del Motor 2. El Packet Switch Application-Specific Integrated Circuit (ASIC) (PSA) se usa en los Engine 2 LC para IP y para el reenvío de paquetes de Multiprotocol Label Switching (MPLS). Utiliza un motor de búsqueda basado en mtrie, microsecuencias y otro hardware especial para ayudar en el proceso de reenvío de paquetes. La PSA es un ASIC de operación de línea. Por lo tanto, el rendimiento de las LC del Motor 2 depende de los ciclos de cada una de las seis etapas. Los ciclos adicionales necesarios para admitir funciones adicionales o el procesamiento provocan una degradación del rendimiento del PSA. Esta es la razón por la cual las LC basadas en el Motor 2 no pueden admitir simultáneamente todas las funciones del software del IOS de Cisco. Para ayudar a los clientes a habilitar ciertas funciones en la LC de Motor 2, se personalizan varios paquetes de microcódigo PSA. Por ejemplo, las ACL no pueden coexistir con Per Interface Rate Control (PIRC).
A. Yes. El tren de la versión 12.0S del software Cisco IOS soporta la ingeniería del tráfico y el Protocolo de distribución de etiquetas (TDP). La serie 12.0ST del IOS de Cisco agrega soporte para las Redes privadas virtuales MPLS (VPN) y para los Protocolos de distribución de etiquetas (LDP). MPLS es compatible con las tarjetas Dynamic Packet Transport (DPT) desde la versión 12.0(9)S del software del IOS de Cisco.
A. El comando show controllers clock muestra el CSC activo, como se muestra en este ejemplo:
Router#show controllers clock Switch Card Configured 0x1F (bitmask), Primary Clock for system is CSC_1 System Fabric Clock is Redundant Slot # Primary ClockMode 0 CSC_1 Redundant 1 CSC_1 Redundant 2 CSC_1 Redundant 3 CSC_1 Redundant 4 CSC_1 Redundant 16 CSC_1 Redundant 17 CSC_1 Redundant 18 CSC_1 Redundant 19 CSC_1 Redundant 20 CSC_1 Redundant
A. Los comandos show gsr y show diag summary muestran las LC instaladas. La primera le da el estado de la LC, mientras que la segunda es más corta, como se muestra en este ejemplo:
Router#show gsr Slot 0 type = 1 Port SONET based SRP OC-12c/STM-4 state = Line Card Enabled Slot 1 type = 8 Port Fast Ethernet state = Line Card Enabled Slot 2 type = 1 Port E.D. Packet Over SONET OC-48c/STM-16 state = Line Card Enabled Slot 3 type = Route Processor state = IOS Running ACTIVE Slot 4 type = 4 Port E.D. Packet Over SONET OC-12c/STM-4 state = Line Card Enabled Slot 16 type = Clock Scheduler Card(6) OC-192 state = Card Powered Slot 17 type = Clock Scheduler Card(6) OC-192 state = Card Powered PRIMARY CLOCK Slot 18 type = Switch Fabric Card(6) OC-192 state = Card Powered Slot 19 type = Switch Fabric Card(6) OC-192 state = Card Powered Slot 20 type = Switch Fabric Card(6) OC-192 state = Card Powered Slot 24 type = Alarm Module(6) state = Card Powered Slot 25 type = Alarm Module(6) state = Card Powered Slot 28 type = Blower Module(6) state = Card Powered Router#show diag summary SLOT 0 (RP/LC 0 ): 1 Port SONET based SRP OC-12c/STM-4 Single Mode SLOT 1 (RP/LC 1 ): 8 Port Fast Ethernet Copper SLOT 2 (RP/LC 2 ): 1 Port E.D. Packet Over SONET OC-48c/STM-16 Single Mode/SR SC-SC connector SLOT 3 (RP/LC 3 ): Route Processor SLOT 4 (RP/LC 4 ): 4 Port E.D. Packet Over SONET OC-12c/STM-4 Multi Mode SLOT 16 (CSC 0 ): Clock Scheduler Card(6) OC-192 SLOT 17 (CSC 1 ): Clock Scheduler Card(6) OC-192 SLOT 18 (SFC 0 ): Switch Fabric Card(6) OC-192 SLOT 19 (SFC 1 ): Switch Fabric Card(6) OC-192 SLOT 20 (SFC 2 ): Switch Fabric Card(6) OC-192 SLOT 24 (PS A1 ): AC PEM(s) + Alarm Module(6) SLOT 25 (PS A2 ): AC PEM(s) + Alarm Module(6) SLOT 28 (TOP FAN ): Blower Module(6)
A. Ejecute el comando execute-on slot <slot #> execute-on all.
A. Desde el modo habilitar, ejecute el comando attach <slot #>. Para salir de LC, ejecute el comando exit.
A. Ejecute el comando diag <slot #> verbose. La ejecución de diagnósticos altera el funcionamiento normal y el reenvío de paquetes en la LC. Si falla el diagnóstico, la LC permanece en estado inactivo. Para reiniciarlo, puede ejecutar el comando microcode reload <slot #> o el comando hw-module slot <slot #> reload. Los diagnósticos no encuentran problemas con las tarjetas de fabric de switch (SFC).
A. Estos comandos se pueden utilizar para monitorear la utilización del búfer:
execute-on slot <slot #> show controllers tofab queues
execute-on slot <slot #> show controllers frfab queues
A. La memoria de paquete en los routers Cisco serie 12000 se divide en dos bancos: ToFab y FrFab. La memoria ToFab se utiliza para los paquetes que vienen en una de las interfaces de la tarjeta de línea (LC) y llegan al fabric, mientras que la memoria FrFab se utiliza para los paquetes que salen de una interfaz en la LC desde el fabric.
Estas colas ToFab y FrFab son los conceptos más importantes que deben comprenderse para solucionar eficientemente los problemas de paquetes ignorados en el router de Internet serie 12000.
Nota: ToFab (hacia el fabric) y Rx (recibidos por el router) son dos nombres diferentes para la misma cosa, al igual que FrFab (desde el fabric) y Tx (transmitidos por el router). Por ejemplo, el circuito integrado específico de la aplicación (ASIC) (BMA) de administración de búfer ToFab también se denomina RxBMA. Este documento utiliza la convención ToFab/FrFab, pero podrá encontrar la nomenclatura Rx/TX utilizada en cualquier otro lugar.
LC-Slot1#show controllers tofab queues Carve information for ToFab buffers SDRAM size: 33554432 bytes, address: 30000000, carve base: 30029100 33386240 bytes carve size, 4 SDRAM bank(s), 8192 bytes SDRAM pagesize, 2 carve(s) max buffer data size 9248 bytes, min buffer data size 80 bytes 40606/40606 buffers specified/carved 33249088/33249088 bytes sum buffer sizes specified/carved Qnum Head Tail #Qelem LenThresh ---- ---- ---- ------ --------- 5 non-IPC free queues: 20254/20254 (buffers specified/carved), 49.87%, 80 byte data size 1 17297 17296 20254 65535 12152/12152 (buffers specified/carved), 29.92%, 608 byte data size 2 20548 20547 12152 65535 6076/6076 (buffers specified/carved), 14.96%, 1568 byte data size 3 32507 38582 6076 65535 1215/1215 (buffers specified/carved), 2.99%, 4544 byte data size 4 38583 39797 1215 65535 809/809 (buffers specified/carved), 1.99%, 9248 byte data size 5 39798 40606 809 65535 IPC Queue: 100/100 (buffers specified/carved), 0.24%, 4112 byte data size 30 72 71 100 65535 Raw Queue: 31 0 17302 0 65535 ToFab Queues: Dest Slot 0 0 0 0 65535 1 0 0 0 65535 2 0 0 0 65535 3 0 0 0 65535 4 0 0 0 65535 5 0 17282 0 65535 6 0 0 0 65535 7 0 75 0 65535 8 0 0 0 65535 9 0 0 0 65535 10 0 0 0 65535 11 0 0 0 65535 12 0 0 0 65535 13 0 0 0 65535 14 0 0 0 65535 15 0 0 0 65535 Multicast 0 0 0 65535Esta lista describe algunos de los campos clave encontrados en el ejemplo al que se hace referencia:
Tamaño de RAM dinámica síncrona (SDRAM): 33554432 bytes, dirección: 30000000, base de separación: 30029100 - El tamaño de la memoria del paquete de recepción y la ubicación de dirección donde comienza.
max buffer data size 9248 bytes, min buffer data size 80 bytes – Tamaños máximo y mínimo de la memoria intermedia.
40606/40606 de memoria intermedia especificada/dividida: memoria intermedia especificada por el software Cisco IOS para ser dividida y la cantidad de memoria intermedia realmente dividida.
colas libres que no son IPC: los grupos de memoria intermedia que no son de Inter Process Communication (IPC) son los grupos de memoria intermedia de paquetes. Los paquetes que llegan a la LC se asignarán a un búfer de alguno de estos agrupamientos de búferes según el tamaño del paquete. En algunas LC, el algoritmo de distribución de la memoria intermedia crea solamente tres colas libres no IPC. El motivo es que las colas ToFab se dividen hasta la Unidad máxima de transmisión (MTU) máxima admitida de la LC determinada. Por ejemplo, las LC Ethernet soportan solamente tres colas (hasta el tamaño de 1568 bytes) y no necesitan un conjunto de 4544 bytes. La salida de ejemplo muestra cinco recursos compartidos de almacén intermedio de paquete con un tamaño de 80, 608, 1568, 4544 y 9248 bytes. Para cada conjunto, se proporcionan detalles adicionales:
20254/20254 (memorias intermedias especificadas/repartidas), tamaño de datos 49,87%, 80 byte – 49,87 por ciento de la memoria de paquete recibido fue repartida entre memorias intermedias de 20254 80 bytes.
Qnum – El número de la cola.
#Qelem - La cantidad de búfers en esta cola que todavía están disponibles. Esta es la columna que debe marcar para averiguar qué cola tiene respaldo.
Cabecera y pie: El mecanismo de cabecera y pie se utiliza para garantizar que las colas se muevan correctamente.
Cola IPC: reservada para mensajes IPC de la LC al Procesador de ruta Gigabit (GRP). Para obtener una explicación sobre IPC, consulte Resolución de Problemas de Mensajes de Error Relacionados con CEF.
Cola sin procesar: cuando a un paquete entrante se le ha asignado un búfer de una cola libre que no es de IPC, se coloca en cola en la cola sin procesar. La cola sin procesar es una estructura Primero en entrar-Primero en salir (FIFO) procesada por la CPU LC durante las interrupciones. Un número muy grande en la columna #Qelem de la fila Cola sin procesar indica que hay demasiados paquetes esperando en la CPU, que no pueden mantener la velocidad a la que estos paquetes necesitan ser atendidos. Un síntoma de este problema está incrementando los errores ignorados como se ve en el resultado del comando show interfaces. Este problema es muy raro.
Cola ToFab: colas de salida virtuales; una por ranura de destino más una por tráfico de multidifusión. El ejemplo de salida anterior muestra 15 colas de salida virtuales. Aunque el 12012 contiene 12 ranuras, originalmente fue diseñado como un chasis de 15 ranuras. Las colas de salida virtual de la 13 a la 15 no se utilizan.
Después de que la CPU LC de ingreso toma una decisión de conmutación de paquetes, el paquete se coloca en cola en la cola de salida virtual correspondiente a la ranura a la que está destinado el paquete. El número de la cuarta columna es el número de paquetes que están actualmente en una cola de salida virtual.
Desde el GRP, ejecute el comando attach para conectar a una LC y luego ejecute el comando show controller frfab queue para mostrar la memoria del paquete de transmisión. Además de los campos en la salida ToFab, la salida FrFab muestra una sección Colas de Interfaz. El resultado varía en función del tipo y número de interfaces de la tarjeta de línea saliente.
Existe una cola de este tipo para cada interfaz en la LC. Los paquetes destinados a una interfaz específica se colocaron en la cola de interfaz correspondiente.
LC-Slot1#show controller frfab queue ========= Line Card (Slot 2) ======= Carve information for FrFab buffers SDRAM size: 16777216 bytes, address: 20000000, carve base: 2002D100 16592640 bytes carve size, 0 SDRAM bank(s), 0 bytes SDRAM pagesize, 2 carve(s) max buffer data size 9248 bytes, min buffer data size 80 bytes 20052/20052 buffers specified/carved 16581552/16581552 bytes sum buffer sizes specified/carved Qnum Head Tail #Qelem LenThresh ---- ---- ---- ------ --------- 5 non-IPC free queues: 9977/9977 (buffers specified/carved), 49.75%, 80 byte data size 1 101 10077 9977 65535 5986/5986 (buffers specified/carved), 29.85%, 608 byte data size 2 10078 16063 5986 65535 2993/2993 (buffers specified/carved), 14.92%, 1568 byte data size 3 16064 19056 2993 65535 598/598 (buffers specified/carved), 2.98%, 4544 byte data size 4 19057 19654 598 65535 398/398 (buffers specified/carved), 1.98%, 9248 byte data size 5 19655 20052 398 65535 IPC Queue: 100/100 (buffers specified/carved), 0.49%, 4112 byte data size 30 77 76 100 65535 Raw Queue: 31 0 82 0 65535 Interface Queues: 0 0 0 0 65535 1 0 0 0 65535 2 0 0 0 65535 3 0 0 0 65535Esta lista describe algunos de los campos clave encontrados en el ejemplo al que se hace referencia:
non-IPC free queues - Estas colas son los agrupamientos de búfers de paquetes de diversos tamaños. Cuando se recibe un paquete a través de la estructura, se toma un búfer de un tamaño apropiado de una de estas colas. El paquete se copia en la memoria intermedia, que luego se coloca en la cola de la interfaz de salida correspondiente. A diferencia de las colas ToFab, las colas FrFab se dividen a la MTU máxima del sistema entero para admitir un paquete originado en cualquier interfaz entrante.
Cola IPC: reservada para mensajes IPC del GRP al LC.
Colas de interfaz: estas colas son por interfaz (a diferencia de las colas ToFab, que son por ranura de destino). El número (65535) en la columna situada más a la derecha es tx-queue-limit. Este número puede sintonizarse emitiendo el comando tx-queue limit, pero sólo en la LC Engine 0. Este comando limita el número de búfers de paquetes de transmisión que puede ocupar una cola por interfaz. Reduzca este valor cuando una determinada interfaz esté muy congestionada y le exija a la LC que almacene en el búfer un gran número de paquetes excedentes.
A. fl significa cargador de entramado. El comando completo le enseña al Procesador de ruta (RP) a usar el cargador de estructura agrupada para descargar en las tarjetas de línea (LC) la imagen del software del IOS de Cisco. En otras palabras, el RP aparece primero y descarga el cargador de entramado a las LC. La imagen completa del software del IOS de Cisco luego se descarga a los LC mediante el nuevo descargador de la conexión de fibra. El comando service download-fl tiene efecto después de un reinicio. Puede leer más sobre esto en Actualización del firmware de tarjeta de línea en un router de la serie Cisco 12000.
A. idbs-rem significa que se han eliminado los bloques descriptores de interfaz (IDB) asociados a la interfaz. Este mensaje por lo general señala una tarjeta defectuosa o una tarjeta insertada incorrectamente. Primero debe intentar reiniciar la LC o recargarla manualmente ejecutando el comando hw-module slot <slot #> reload. Si todavía no se reconoce la tarjeta, reemplácela.
A. Son un factor del GBIC y no dependen del LC.
A. El comando show controllers fia proporciona la información solicitada. Debe verificar este comando en el Procesador de ruta Gigabit (GRP) principal y en todas las tarjetas de línea (LC) mediante la asociación a cada una de ellas por separado. Si todos se quejan de una SFC, entonces primero intente volver a instalarla. Si el problema persiste, sustituya la placa defectuosa. Si sólo una LC se queja de una SFC en la que los CRC están aumentando, entonces esa LC es probablemente defectuosa y no la SFC.
Hay más información disponible en Cómo leer el resultado del comando show controller fia.
A. El comando show gsr chassis-info puede utilizarse para buscar el número de serie del chasis. En este ejemplo, TBA03450002 es el número de serie de este Cisco 12000 Series Internet Router.
Router#show gsr chassis-info Backplane NVRAM [version 0x20] Contents - Chassis: type 12416 Fab Ver: 3 Chassis S/N: TBA03450002 PCA: 73-4214-3 rev: A0 dev: 4759 HW ver: 1.0 Backplane S/N: TBC03450002 MAC Addr: base 0030.71F3.7C00 block size: 1024 RMA Number: 0x00-0x00-0x00 code: 0x00 hist: 0x00 Preferred GRP: 7
A. El %TFIB-7- ESCANEADO: El análisis de TFIB no está completando el mensaje de syslog cuando el escáner de Cisco Express Forwarding (CEF) se ejecuta periódicamente, pero se invoca inmediatamente mientras se cambia la tabla de protocolo de resolución de direcciones (ARP). Una vez invocado, el escáner CEF llama al escáner TFIB que analiza secuencialmente la tabla ARP y actualiza la base de datos TFIB. Si el escáner TFIB ya se está ejecutando y, al mismo tiempo, se invoca el escáner CEF debido a un cambio en la tabla ARP, entonces el escáner CEF pospondrá la llamada al escáner TFIB hasta que termine el escaneo actual. Si el escáner TFIB no completó el primer escaneo y el escáner CEF recibe más de 60 solicitudes para actualizar TFIB0, entonces el %TFIB-7- SCANSABORTED: Se muestran análisis de TFIB no completando los mensajes. Si el mensaje termina con la cadena MAC actualizada, como %TFIB-7-SCANSABORTED: El análisis de TFIB no se ha completado. Cadena MAC actualizada, entonces el mensaje significa que la cadena de adyacencia para una interfaz sigue cambiando. Esto se debe principalmente a una configuración o configuración errónea.
A. SPA-10xGE o SPA-10xGE-V no admite GEC. No se admite la canalización de la interfaz. Por lo tanto, no es posible vincular la interfaz Gigabit Ethernet a un canal de puerto configurado con el comando channel-group port-channel-number.
A. Esto es una conducta esperada. La CPU tiene 4 GB de espacio de dirección efectivo. De los 4 GB, los últimos 256 MB se asignan a los diversos dispositivos de hardware. El mapeo se realiza mediante el Discovery del chip de control del sistema. Por lo tanto, sólo 3,75 GB están disponibles para asignar a dispositivos de memoria.
El chip Discovery soporta la asignación de cuatro bancos de memoria. Cada banco debe tener un tamaño, que es una potencia de 2. Por lo tanto, los tres primeros bancos están configurados para tener un tamaño de 1 GB y el último -0,5 GB en tamaño, lo que equivale a 3,5 GB.
A. El SPA-5X1GE admite el control de flujo. Para las interfaces Fast Ethernet y Gigabit Ethernet en el Cisco 12000 Series Router, el control de flujo se negocia automáticamente cuando se habilita la negociación automática. Por lo tanto, no hay manera de habilitar/inhabilitar el control de flujo a través de la CLI ya que se negocia automáticamente.
Consulte Configuración de la Negociación Automática en una Interfaz para obtener más información.
¿Le resultó útil este documento? Sí No
Gracias por sus comentarios.
Abrir un caso de soporte (Requiere un contrato de servicio de Cisco.)
Revisión | Fecha de publicación | Comentarios |
---|---|---|
1.0 |
08-Aug-2008 |
Versión inicial |