Dokument-ID: 11085
Aktualisiert: 8. Aug. 2008
Antwort: Der Internet Router der Serie 12000 ist in sieben Modellen erhältlich. In dieser Tabelle sind die Hardware-Unterschiede zwischen den folgenden Modellen aufgeführt:
12008 12012 12016 12404 12406 12410 12416 Switch Fabric-Kapazität (Gbit/s) 40 60 802 80 120 200 320 Anzahl der Steckplätze 8 12 16 4 6 10 16 Anzahl der Switch Fabric-Steckplätze 3 SFC, 2 CSC 3 SFC, 2 CSC 3 SFC, 2 CSC 1 Motherboard3 3 SFC, 2 CSC 5 SFC, 2 CSC 3 SFC, 2 CSC Anzahl der Linecard-Steckplätze1 7 11 15 3 5 9 15 1 Ein Steckplatz wird vom Gigabit Route Processor (GRP) belegt. Wenn aus Redundanzgründen zwei GRPs vorhanden sind, muss ein verfügbarer Steckplatz für die Linecards entfernt werden.
2 Der Cisco 12016 kann mithilfe eines Switch Fabric Upgrade-Kits auf einen Cisco 12416 aktualisiert werden.
3 Das 12404 verfügt über eine Platine, die alle Funktionen der Clock and Scheduler Card (CSC) und Switch Fabric Card (SFC) enthält (was funktional einem CSC und drei SFCs entspricht).
Die GRP kann in einem beliebigen Steckplatz eingesetzt werden. Auf dem Cisco 12012 wird empfohlen, die Steckplätze 0 und 11 für die GRP zu verwenden, da diese Steckplätze ebenfalls nicht kühlen und die GRP weniger Wärme abführt als die anderen Line Cards (LCs).
Antwort: Die Chassis 12016 und 12416 sind identisch. Der einzige Unterschied besteht in den unterschiedlichen Clock and Scheduler Cards (CSC) und Switch Fabric Cards (SFCs). Für das Jahr 12016 werden die GSR16/80-CSC und die GSR16/80-SFC verwendet, für das 12416 die GSR16/320-CSC und die GSR16/320-SFC. Mit den neuen SFCs kann der 12416 bis zu 10 Gbit/s pro Steckplatz unterstützen, während der 12016 bis zu 2,5 Gbit/s pro Steckplatz unterstützt.
Wenn Sie ein 12016 haben und es auf einen 12416 aktualisieren möchten, müssen Sie nur die GSR16/80-CSC und GSR16/80-SFC durch die neuen GSR16/320-CSC und GSR16/320-SFC ersetzen. ...
Antwort: Die SFC und CSC stellen die physische Switch-Fabric für das System sowie die Taktgebung für die Cisco Zellen bereit, die Daten übertragen und Pakete zwischen den Linecards und den Routingprozessoren steuern.
Auf den Routern 12008, 12012 und 12016 muss mindestens ein CSC vorhanden sein, damit der Router ausgeführt werden kann. Wenn Sie nur einen CSC und keine SFCs haben, wird dies als Viertelbandbreite bezeichnet und funktioniert nur mit Engine 0 Line Cards (LCs). Wenn andere LCs im System vorhanden sind, werden sie automatisch heruntergefahren. Wenn Sie andere LCs als Engine 0 benötigen, muss im Router die volle Bandbreite (drei SFCs und ein CSC) installiert sein. Wenn Redundanz erforderlich ist, ist ein zweiter CSC erforderlich. Dieser redundante CSC funktioniert nur, wenn der CSC oder eine SFC fehlerhaft ist. Der redundante CSC kann entweder als CSC oder SFC fungieren.
Die Modelle 12416, 12406, 12410 und 12404 erfordern eine volle Bandbreite.
Alle Cisco Router der Serie 1200 verfügen über maximal drei SFCs und zwei CSCs. Eine Ausnahme bilden die Router der Serie 12410 mit fünf dedizierten SFCs und zwei dedizierten CSCs sowie der Router 12404 mit einem Mainboard, das alle CFC- und SFC-Funktionen enthält. Für den Switch 12404 gibt es keine Redundanz.
In den Jahren 12008, 12012, 12016, 12406 und 12416 fungieren die CSC-Karten auch als SFC. Um eine redundante Konfiguration mit voller Bandbreite zu erhalten, benötigen Sie daher nur drei SFCs und zwei CSCs. Im Jahr 12410 gibt es dedizierte CSCs und SFCs. Um eine redundante Konfiguration mit voller Bandbreite zu erhalten, benötigen Sie zwei CSCs und fünf SFCs.
Vierteljährliche Bandbreitenkonfigurationen können nur für 12008, 12012 und 12016 verwendet werden, wenn sich im Chassis nur Engine 0-LCs befinden. Die CSC192 und SFC192, die sich im Chassis der Serie 12400 befinden, unterstützen keine Konfigurationen der quartalsmäßigen Bandbreite.
Antwort: Obwohl sie verschiedene Switch Fabric Cards (SFCs) und Clock and Scheduler Cards (CSCs) verwenden, verwenden alle Internet Router der Serie 12000 denselben Gigabit Route Processor (GRP) und dieselben Line Cards (LCs). Eine Ausnahme bilden alle LCs, die auf Engine 4 basieren, z. B. OC-192 POS, 10xGE und andere, die nur in einem 124xx-Switch mit einer Switch-Fabric mit 320 Gbit/s unterstützt werden. Weitere Informationen finden Sie unter Wie kann ich feststellen, welche Motorkarte im Karton ausgeführt wird?.
Antwort: Gigabit Route Processors (GRPs) und Line Cards (LCs) werden von der Vorderseite des Chassis installiert und an eine passive Backplane angeschlossen. Diese Rückwandplatine enthält serielle Leitungen, die alle LCs mit den Switch-Fabric-Karten verbinden, sowie weitere Anschlüsse für Strom- und Wartungsfunktionen. Jeder 2,5-Gbit/s-Chassis-Steckplatz (12008, 12012, 12016) verfügt über bis zu vier serielle Line-Anschlüsse (1,25 Gbit/s), eine zu jeder SFC-Einheit, um eine Gesamtkapazität von 5 Gbit/s pro Steckplatz bereitzustellen (2,5 Gbit/s Vollduplex). Die 10-Gbit/s-Switches (12404, 12406, 12410 und 12416) verwenden vier Sätze mit vier seriellen Line-Verbindungen pro Steckplatz und bieten somit eine Switching-Kapazität von 20 Gbit/s Vollduplex.
Hinweis: Tatsächlich verfügt jeder LC über fünf serielle Leitungsverbindungen. Eine dient der Redundanz (sie geht zur redundanten Karte) und ist der XOR der Daten über die anderen SFCs zur Fehlerbehebung. Gleiches gilt für die Serie 124xx.
Antwort: Diese Speichertypen existieren auf der GRP:
Dynamischer RAM (DRAM)
DRAM wird auch als Haupt- oder Prozessorspeicher bezeichnet. Sowohl die GRP als auch die Line Cards (LCs) enthalten DRAM, mit dem ein integrierter Prozessor die Cisco IOS® Software ausführen und Netzwerkrouting-Tabellen speichern kann. Auf der GRP können Sie Route Memory (Routenspeicher) konfigurieren, der von der Werkseinstellung von 128 MB bis zur Maximalkonfiguration von 512 MB reicht.
Der Prozessor auf der GRP verwendet integrierten DRAM, um eine Vielzahl wichtiger Aufgaben durchzuführen, darunter:
Ausführen des Cisco IOS Software-Images
Speichern und Pflegen von Netzwerk-Routing-Tabellen
Laden des Cisco IOS Software-Image in installierte LCs
Formatierung und Verteilung aktualisierter Cisco Express Forwarding-Tabellen (Forwarding Information Base (FIB) und Adjacencies-Tabellen) an installierte LCs
Überwachung der Temperatur- und Spannungsalarmbedingungen installierter Karten und gegebenenfalls Abschalten dieser Karten
Unterstützung eines Konsolenports, über den der Router mithilfe eines angeschlossenen Terminals konfiguriert werden kann
Teilnahme an Netzwerk-Routing-Protokollen (zusammen mit anderen Routern in der Netzwerkumgebung) zur Aktualisierung der internen Routing-Tabellen des Routers
Hinweis: 512 MB Routing-Speicherkonfigurationen auf dem GRP sind nur mit der Produktnummer GRP-B= kompatibel. Darüber hinaus sind die Cisco IOS Software-Versionen 12.0(19)S, 12.0(19)ST oder höher sowie ROM Monitor (ROMmon) Version 11.2 (181) oder höher erforderlich.
SRAM (Shared Random Access Memory)
SRAM stellt sekundären CPU-Cache-Speicher bereit. Die Standard-GRP-Konfiguration beträgt 512 KB. Seine Hauptfunktion besteht darin, als Stagingbereich für Aktualisierungsinformationen von Routing-Tabellen zu und von den LCs zu fungieren. Der SRAM kann nicht vor Ort aktualisiert werden, d. h. Sie können ihn nicht aktualisieren oder ersetzen.
GRP-Flash-Speicher
Sowohl der integrierte als auch der PCMCIA-Karten-basierte Flash-Speicher ermöglichen das Laden und Speichern mehrerer Cisco IOS-Software- und Mikrocode-Images per Fernzugriff. Sie können ein neues Image über das Netzwerk oder von einem lokalen Server herunterladen. Sie können das neue Bild dann dem Flash-Speicher hinzufügen oder die vorhandenen Dateien ersetzen. Sie können die Router entweder manuell oder automatisch von einem der gespeicherten Bilder starten. Der Flash-Speicher fungiert außerdem als TFTP-Server, um anderen Servern das Remote-Booten von gespeicherten Images zu ermöglichen oder sie in ihren eigenen Flash-Speicher zu kopieren.
Integriertes Flash Single Inline Memory Module (SIMM)
Der integrierte Flash-Speicher (Bootflash genannt) befindet sich im Sockel U17 und enthält das Boot-Image der Cisco IOS-Software und andere benutzerdefinierte Dateien auf dem GRP. Dies ist ein SIMM mit 8 MB, das nicht vor Ort aktualisiert werden kann. Sie können es weder aktualisieren noch ersetzen. Es wird immer empfohlen, das Boot-Image mit dem Haupt-Cisco IOS Software-Image zu synchronisieren.
Flash-Speicherkarte
Die Flash-Speicherkarte enthält das Cisco IOS Software-Image. Eine Flash-Speicherkarte ist als Produktnummer MEM-GRP-FL20= erhältlich. Hierbei handelt es sich um eine 20-MB-PCMCIA-Flash-Speicherkarte, die als Ersatzteil oder als Teil eines Systems der Cisco Serie 1200 ausgeliefert wird. Diese Karte kann in einen der beiden PCMCIA-Steckplätze in der GRP eingesetzt werden, sodass die Cisco IOS Software in den GRP-Hauptspeicher geladen werden kann. Es können PCMCIA-Karten vom Typ 1 und Typ 2 verwendet werden.
Kompatibilitätsinformationen zwischen den PCMCIA-Flash-Karten und verschiedenen Plattformen finden Sie in der PCMCIA-Dateisystem-Kompatibilitätsmatrix.
Nichtflüchtiger RAM (NVRAM)
Die im NVRAM gespeicherten Informationen sind nichtflüchtig, d. h. die Informationen sind nach dem erneuten Laden des Systems noch in diesem Speicher vorhanden. Systemkonfigurationsdateien, Einstellungen für Softwarekonfigurationsregister und Umgebungsüberwachungsprotokolle sind im 512 KB NVRAM enthalten, der mit integrierten Lithium-Batterien gesichert wird, die den Inhalt mindestens fünf Jahre lang beibehalten. NVRAM kann nicht vor Ort aktualisiert werden, d. h. Sie können es weder aktualisieren noch ersetzen.
Erasable Programmable Read Only Memory (EPROM)
Das EPROM auf der GRP enthält einen ROMmon, mit dem Sie das Standard-Cisco IOS Software-Image von einer Flash-Speicherkarte booten können, wenn das Flash-Speicher-SIMM kein Boot-Helper-Image enthält. Wenn kein gültiges Image gefunden wird, endet der Bootvorgang im ROMmon-Modus, einer Teilmenge der Haupt-Cisco IOS-Software, um einfache Befehle zuzulassen. Das 512 KB Flash EPROM ist nicht vor Ort aufrüstbar, d. h. Sie können es weder aktualisieren noch ersetzen.
Antwort: Auf einem LC gibt es zwei Arten von benutzerkonfigurierbarem LC-Speicher:
Route oder Prozessorspeicher (in Dynamic RAM (DRAM))
Paketspeicher (im Synchronous Dynamic RAM (SDRAM))
Die LC-Speicherkonfigurationen und die Speichersockel-Positionen unterscheiden sich je nach Modultyp des LC. Im Allgemeinen verwenden alle LCs gemeinsame Speicherkonfigurationsoptionen für den Prozessor oder den Routingspeicher, unterstützen jedoch unterschiedliche Standard- und Maximalkonfigurationen für den Paketspeicher, basierend auf dem Modultyp, auf dem der LC aufgebaut ist.
Auf LCs kann der Hauptspeicher konfiguriert werden, von der Werkseinstellung von 128 MB (Engine 0, 1, 2) bis zur Maximalkonfiguration von 256 MB, die die Standardeinstellung für die LCs der Engine 3 und 4 ist.
Hinweis: Wenn nicht genügend DRAM vorhanden ist, um Cisco Express Forwarding-Tabellen auf einen LC zu laden, wird Cisco Express Forwarding für diesen LC automatisch deaktiviert. Da dies die einzige Switching-Methode ist, die auf Internet-Routern der Serie 12000 verfügbar ist, ist der LC selbst deaktiviert.
Der LC-Paketspeicher speichert vorübergehend Datenpakete, die auf Switching-Entscheidungen des LC-Prozessors warten. Sobald der LC-Prozessor die Switching-Entscheidungen trifft, werden die Pakete an die Switch-Fabric des Routers weitergeleitet, um sie an den entsprechenden LC zu übertragen. Damit ein LC funktioniert, müssen die DIMM-Sockel (Dual In-Line Memory Module) für Übertragung und Empfang gefüllt werden. Die in einem bestimmten Puffer installierten SDRAM-DIMMs (entweder empfangen oder übertragen) müssen den gleichen Typ und die gleiche Größe haben, obwohl Empfangs- und Übertragungspuffer mit unterschiedlichen Speichergrößen betrieben werden können.
Motortyp Standard-Paketspeicher Erweiterbar Erweiterbar auf Modul 0 MEM-LC-PKT-128= Nein Modul 1 MEM-LC1-PKT-256= Nein Modul 2 MEM-LC1-PKT-256= Ja MEM-PKT-512-UPG= Modul 3 512 MB - noch keine FRU Nein Modul 4 MEM-LC4-PKT-512= Nein
Antwort: Die Cisco Serie 12000 bietet ein umfassendes Portfolio an LCs, darunter Core, Edge, Channelized Edge, ATM, Ethernet, Dynamic Packet Transport (DPT) und End-of-Sale (EOS). Diese LCs bieten hohe Leistung, garantierte Paketbereitstellung mit hoher Priorität und Service Transparent Online-Insertion and Removal (OIR) über die verteilte Systemarchitektur der Cisco Serie 1200. In dieser Tabelle sind die im Dezember 2001 veröffentlichten LCs aufgeführt:
Core-LCs
Name der Line Card Motor Unterstützte Chassis Cisco IOS Softwareversion Ressourcen 1-Port OC-48 POS Internet Service Engine (ISE) 1-Port OC-48c/STM-16c POS/SDH ISE Line Card Engine 3 (ISE) 10 G-Chassis, 2,5 G 12.0(21)S 12.0(21)ST 1-Port OC-48 POS 1-Port OC-48c/STM-16c POS/SDH Line Card Modul 2 10 G-Chassis, 2,5 G 12.0(10)S 12.0(11)ST Datenblatt 4-Port OC-48 POS 4-Port OC-48c/STM-16c POS/SDH Line Card Modul 4 Nur 10G-Chassis 12.0(15)S 12.0(17)ST 1-Port OC-192 POS 1-Port OC-192c/STM-64c POS/SDH Line Card Modul 4 Nur 10G-Chassis 12.0(15)S 12.0(17)ST Edge-LCs
Name der Line Card Motor Unterstützte Chassis Cisco IOS Softwareversion Ressourcen DS3 6-Port-DS3-Linecard Modul 0 10 G-Chassis, 2,5 G 12.0(10)S 12.0(11)ST DS3 12-Port-DS3-Linecard Modul 0 10 G-Chassis, 2,5 G 12.0(10)S 12.0(11)ST E3 Line Card mit 6 Ports und 6 Ports Modul 0 10 G-Chassis, 2,5 G 12.0(15)S 12.0(16)ST E3 Line Card mit 12 E3-Ports Modul 0 10 G-Chassis, 2,5 G 12.0(15)S 12.0(16)ST 4-Port OC-3 POS 4-Port OC-3c/STM-1c POS/SDH Line Card Modul 0 10 G-Chassis, 2,5 G 12.0(05)S 12.0(11)ST Datenblatt OC-3 POS Line Card mit 8 Ports, 8 Ports, OC-3c/STM-1c POS/SDH Modul 2 10 G-Chassis, 2,5 G 12.0(10)S 12.0(11)ST 16-Port OC-3 POS 16-Port OC-3c/STM-1c POS/SDH Line Card Modul 2 10 G-Chassis, 2,5 G 12.0(10)S 12.0(11)ST 16-Port OC-3 POS ISE 16-Port OC-3c/STM-1c POS/SDH ISE Engine 3 (ISE) 10 G-Chassis, 2,5 G 12.0(21)S 12.0(21)ST 1-Port OC-12 POS 1-Port OC-12c/STM-4c POS/SDH Line Card Modul 0 10 G-Chassis, 2,5 G 12.0(10)S 12.0(11)ST Datenblatt 4-Port OC-12 POS 4-Port OC-12c/STM-4c POS/SDH Line Card Modul 2 10 G-Chassis, 2,5 G 12.0(10)S 12.0(11)ST Datenblatt 4-Port OC-12 POS ISE 4-Port OC-12c/STM-4c POS/SDH ISE Line Card Engine 3 (ISE) 10 G-Chassis, 2,5 G 12.0(21)S 12.0(21)ST 1-Port OC-48 POS ISE 1-Port OC-48c/STM -16c POS/SDH ISE Line Card Engine 3 (ISE) 10 G-Chassis, 2,5 G 12.0(21)S 12.0(21)ST Kanalisierte Edge-LCs
Name der Line Card Motor Unterstützte Chassis Cisco IOS Softwareversion Ressourcen 2-Port CHOC-3-, DS1/E1 2-Port Channelized OC-3/STM-1(DS1/E1) Line Card Modul 0 10 G-Chassis, 2,5 G 12.0(17)S 12.0(17)ST Datenblatt 1-Port CHOC-12, DS3 1-Port Channelized OC-12 (DS3) Line Card Modul 0 10 G-Chassis, 2,5 G 12.0(05)S 12.0(11)ST Datenblatt 1-Port CHOC-12, OC-3 1-Port Channelized OC-12/STM-4 (OC-3/STM-1) Line Card Modul 0 10 G-Chassis, 2,5 G 12.0(05)S 12.0(11)ST Datenblatt 4-Port CHOC-12 ISE 4-Port Channelized OC-12/STM-4 (DS3/E3, OC-3c/STM-1c) POS/SDH ISE Engine 3 (ISE) 10 G-Chassis, 2,5 G 12.0(21)S 12.0(21)ST 1-Port CHOC-48 ISE 1-Port Channelized OC-48/STM-16 (DS3/E3, OC-3c/STM-1c, OC-12c/STM-4c) POS/SDH ISE Line Card Engine 3 (ISE) 10 G-Chassis, 2,5 G 12.0(21)S 12.0(21)ST Kanalisierte T3 (T1) Line Card mit 6 Ports, Ch T3, 6 Ports Modul 0 10 G-Chassis, 2,5 G 12.0(14)S 12.0(14)ST ATM-LCs
Name der Line Card Motor Unterstützte Chassis Cisco IOS Softwareversion Ressourcen 4-Port OC-3 ATM 4-Port OC-3c/STM-1c ATM Modul 0 10 G-Chassis, 2,5 G 12.0(5)S 12.0(11)ST 1-Port OC-12 ATM 1-Port OC-12c/STM-4c ATM Modul 0 10 G-Chassis, 2,5 G 12.0(7)S 12.0(11)ST Datenblatt 4-Port OC-12 ATM 4-Port OC-12c/STM-4c ATM Line Card Modul 2 10 G-Chassis, 2,5 G 12.0(13)S 12.0(14)ST Datenblatt Ethernet-LCs
Name der Line Card Motor Unterstützte Chassis Cisco IOS Softwareversion Ressourcen FE mit 8 Ports und ECC Fast Ethernet Line Card mit 8 Ports Modul 1 10 G-Chassis, 2,5 G 12.0(10)S 12.0(16)ST Gigabit Ethernet Line Card mit 3 GE-Ports und drei Ports Modul 2 10 G-Chassis, 2,5 G 12.0(11)S 12.0(16)ST Datenblatt 10-Port GE 10-Port Gigabit Ethernet Engine 4 mit RX/TX+ /Dichte 10 G-Chassis, 2,5 G 12.0(22)S 12.0(22)ST Datenblatt DPT-LCs
Name der Line Card Motor Unterstützte Chassis Cisco IOS Softwareversion Ressourcen 2-Port OC-12 DPT 2-Port OC-12c/STM-4c DPT Modul 1 10 G-Chassis, 2,5 G 12.0(10)S 12.0(11)ST Ankündigung 1-Port OC-48 DPT 1-Port OC-48c/STM-16c DPT Modul 2 10 G-Chassis, 2,5 G 12.0(15)S 12.0(16)ST Datenblatt Ankündigung EOSLCs
Diese LCs werden nicht mehr verkauft. Sie werden nur zu Referenzzwecken aufgelistet:
Name der Line Card Motor Unterstützte Chassis Cisco IOS Softwareversion 1-Port OC-192c/STM-64c Enabler Card 1-Port OC-192c/STM-64c POs/Enabler-Card Modul 2 10 G-Chassis, 2,5 G 12.0(10)S 12.0(11)ST 1-Port GE mit ECC Gigabit Ethernet Line Card mit einem Port Weitere Informationen finden Sie im Produktmerkblatt. Modul 1 10 G-Chassis, 2,5 G 12.0(10)S 12.0(16)ST Hinweis: LCs der Engine 3 können Edge-Funktionen mit Leitungsgeschwindigkeit ausführen. Je höher die Layer-3-Engine (L3) ist, desto mehr Pakete werden in der Hardware geswitcht.
Antwort: In der Cisco IOS Software-Version 12.0(9)S wurde der Ausgabe des Befehls show diag der Typ Layer 3 (L3) Engine hinzugefügt, wie gezeigt:
SLOT 1 (RP/LC 1 ): 1 Port Packet Over SONET OC-12c/STM-4c Single Mode MAIN: type 34, 800-2529-02 rev C0 dev 16777215 HW config: 0x00 SW key: FF-FF-FF PCA: 73-2184-04 rev D0 ver 3 HW version 1.1 S/N CAB0242ADZM MBUS: MBUS Agent (1) 73-2146-07 rev B0 dev 0 HW version 1.2 S/N CAB0236A4LE Test hist: 0xFF RMA#: FF-FF-FF RMA hist: 0xFF DIAG: Test count: 0xFFFFFFFF Test results: 0xFFFFFFFF L3 Engine: 0 - OC12 (622 Mbps) !--- Engine 0 card. MBUS Agent Software version 01.40 (RAM) (ROM version is 02.02) Using CAN Bus A ROM Monitor version 10.00 Fabric Downloader version used 13.01 (ROM version is 13.01) Primary clock is CSC 1 Board is analyzed Board State is Line Card Enabled (IOS RUN ) Insertion time: 00:00:11 (2w1d ago) DRAM size: 268435456 bytes FrFab SDRAM size: 67108864 bytes ToFab SDRAM size: 67108864 bytes 0 crashes since restartMit einem Kontextbefehl können Sie dasselbe Ergebnis erzielen, jedoch nur mit den nützlichen Informationen:
Router#show diag | i (SLOT | Engine) ... SLOT 1 (RP/LC 1 ): 1 port ATM Over SONET OC12c/STM-4c Multi Mode L3 Engine: 0 - OC12 (622 Mbps) SLOT 3 (RP/LC 3 ): 3 Port Gigabit Ethernet L3 Engine: 2 - Backbone OC48 (2.5 Gbps) ...
Antwort: Die Unterstützung für redundante GRPs wurde in den Cisco IOS Software Releases 12.0(5)S und 11.2(15)GS2 eingeführt. Wenn zwei GRPs in einem Router-Chassis der Serie 12000 installiert sind, fungiert ein GRP als aktive GRP, und der andere als Backup- oder Standby-GRP. Wenn der primäre Route Processor (RP) ausfällt oder aus dem System entfernt wird, erkennt der sekundäre GRP den Ausfall und initiiert einen Switchover. Während eines Switchover übernimmt das sekundäre GRP die Kontrolle über den Router, stellt eine Verbindung mit den Netzwerkschnittstellen her und aktiviert die lokale Netzwerkmanagementschnittstelle und Systemkonsole.
Routingprozessor-Redundanz
Die Router Processor Redundancy (RPR) ist ein alternativer Modus zu High System Availability (HSA) und ermöglicht das Booten der Cisco IOS Software auf dem Standby-Prozessor vor dem Switchover (ein "Kaltstart"). In RPR lädt der Standby-RP beim Booten ein Cisco IOS Software-Image und initialisiert sich im Standby-Modus. Die Startkonfiguration ist jedoch mit dem Standby-RP synchronisiert, Systemänderungen sind jedoch nicht erforderlich. Im Falle eines schwerwiegenden Fehlers auf dem aktiven RP schaltet das System auf den Standby-Prozessor um, der sich als aktiver Prozessor neu initialisiert, die Startkonfiguration liest und analysiert, alle Linecards (LCs) neu lädt und das System neu startet.
Route Processor Redundancy Plus
Im RPR+-Modus ist der Standby-RP vollständig initialisiert. Der aktive RP synchronisiert dynamisch den Start und die aktuelle Konfiguration ändert sich auf den Standby-RP, d. h. der Standby-RP muss nicht neu geladen und neu initialisiert werden (ein "Hot Boot"). Darüber hinaus werden die LCs auf den Cisco Internet Routern der Serien 1000 und 12000 nicht im RPR+-Modus zurückgesetzt. Diese Funktion ermöglicht einen wesentlich schnelleren Wechsel zwischen den Prozessoren. Zu den mit dem Standby-RP synchronisierten Informationen gehören Informationen zur aktuellen Konfiguration, Informationen zum Systemstart der Cisco Internet Router der Serien 1000 und 12000 sowie Änderungen am Chassis-Status wie Online Insertion and Removal (OIR) von Hardware. LC-, Protokoll- und Anwendungsstatusinformationen werden nicht mit dem Standby-RP synchronisiert.
RPR+ wurde in Cisco IOS Software Release 12.0(17)ST eingeführt. Weitere Informationen zu LCs mit Internet Routern der Serie 12000, die RPR+ unterstützen, finden Sie in den plattformübergreifenden Versionshinweisen für Cisco IOS Release 12.0 S, Teil 2: Neue Features und wichtige Hinweise. Alle anderen Linecards (z. B. ATM und Engine 3) werden zurückgesetzt und während eines RPR+ Switchover neu geladen.
Stateful Switchover
Der Stateful Switchover (SSO)-Modus bietet alle Funktionen von RPR+, da die Cisco IOS-Software auf dem Standby-RP vollständig initialisiert ist. Darüber hinaus unterstützt die SSO die Synchronisierung von LC-, Protokoll- und Anwendungsstatusinformationen zwischen RPs für unterstützte Funktionen und Protokolle (ein "Hot Standby").
SSO ist eine neue Funktion, die seit Version 12.0(22)S der Cisco IOS-Software verfügbar ist. Weitere Informationen zu dieser Funktion finden Sie unter Stateful Switchover.
Antwort: Je nach den von Ihnen benötigten Funktionen können die Cisco IOS Software-Versionen 11.2GS, 12.0S oder 12.0ST auf einem Internet Router der Serie 12000 installiert werden. Die Auswahl muss sich nach den erforderlichen Funktionen, den installierten Hardwarekomponenten und dem verfügbaren Speicher richten.
Informationen zur Entscheidung über die zu installierende Cisco IOS Software finden Sie in den Versionshinweisen. Sie bieten einen detaillierten Überblick über die Funktionen und Hardwarekomponenten, die für jede Cisco IOS Software-Version unterstützt werden.
Plattformübergreifende Versionshinweise für Cisco IOS Release 12.0 S
Plattformübergreifende Versionshinweise für Cisco IOS Software, Version 12.0ST
Mit dem Software Advisor (nur registrierte Kunden) Tool können Sie die passende Software für Ihr Netzwerkgerät auswählen.
Hinweis: Das Image, das auf dem Internet Router der Serie 12000 (gsr-x-xx) ausgeführt wird, enthält ein integriertes Line Card (LC)-Image (glc-x-x), das während der Systeminitialisierung auf die LCs heruntergeladen wird.
Antwort: Die Unterstützung für ACLs variiert je nach Layer 3 (L3)-Modultyp der Line Card (LC). Die Engine 4-LC unterstützt keine ACLs, aber Engine 4+ (jetzt in der Early Field Trial (EFT)) unterstützt sie.
Antwort: Weitere Informationen finden Sie in der MIB-Unterstützungsliste für den Internet Router der Serie 12000 und auf der Seite Cisco MIBs auf der Cisco.com-Website.
Antwort: Der Internet Router der Serie 12000 ist im Allgemeinen für die Hochgeschwindigkeits-Paketweiterleitung im Core eines IP-Netzwerks konzipiert. Line Cards der Engine 3 und Engine 4+ (LCs) sind für Edge-Anwendungen konzipiert und implementieren erweiterte IP-Services (z. B. QoS) in der Hardware ohne Leistungseinbußen.
In dieser Tabelle ist die Unterstützung von QoS-Funktionen nach Modultyp zusammengefasst:
MDRR WURDE Markierung Hinweise Modul 0 Ja - Software Ja - Software Nur Rate-Limit-Anweisung. Richtlinienbasiertes Routing kann ebenfalls verwendet werden. Modul 1 Nein Nein Nur Rate-Limit-Anweisung. Richtlinienbasiertes Routing kann ebenfalls verwendet werden. Modul 2 Ja - Hardware Ja - Hardware Nur eine Anweisung zur Durchsatzbegrenzung pro Schnittstelle. Keine ACL. Marking, MDRR und WRED sind auf Subschnittstellen nicht verfügbar. Modul 3 Ja - Hardware Ja - Hardware Port, ACL, Rate Limit Subschnittstellen werden auf Engine 3 unterstützt. Modul 4 Ja - Hardware Ja - Hardware Ja - Basierend auf Port mit Rate-Limit. Nicht auf ACL. Minimale Subschnittstellenunterstützung. Modul 4+ Ja - Hardware Ja - Hardware Ja - wie Engine 4, aber auch ACL-Unterstützung. 1 MDRR = modifiziertes Defizit Round Robin
2 WRED = Weighted Random Early Detection
Der richtige Paketplanungsmechanismus für einen Router hängt von seiner Switching-Architektur ab. Weighted Fair Queueing (WFQ) und Class-Based WFQ (CBWFQ) sind die bekannten Scheduling-Algorithmen für die Ressourcenzuweisung auf Cisco Router-Plattformen mit einer busbasierten Architektur. Sie werden jedoch vom Cisco Router der Serie 12000 nicht unterstützt. Auch die Warteschlangenverwaltung für ältere Prioritäten und die benutzerdefinierte Warteschlangenverwaltung werden vom Cisco Router der Serie 12000 nicht unterstützt. Stattdessen verwendet der Gigabit Switch Router (GSR) einen Warteschlangenmechanismus, der besser zu seiner Architektur und seiner Hochgeschwindigkeits-Switch-Fabric passt. Dieser Mechanismus ist MDRR.
Innerhalb von Deficit Round Robin (DRR) verfügt jede Service-Warteschlange über einen zugeordneten Quantenwert - eine durchschnittliche Anzahl von Bytes, die in jeder Runde bereitgestellt werden - und einen Defizitzähler, der mit dem Quantenwert initialisiert wird. Jede nicht leere Flow-Warteschlange wird in Round-Robin-Form bereitgestellt, wobei für jede Runde durchschnittliche Pakete mit Quantenbyte geplant werden. Pakete in einer Service-Warteschlange werden bereitgestellt, solange der Defizitzähler größer als Null ist. Jedes gesendete Paket verringert den Defizitzähler um einen Wert, der seiner Länge in Byte entspricht. Eine Warteschlange kann nicht mehr bedient werden, wenn der Defizitzähler null oder negativ wird. In jeder neuen Runde wird der Defizitzähler jeder nicht leeren Warteschlange um den Quantenwert erhöht.
Die MDRR unterscheidet sich von der regulären DRR, indem eine spezielle Warteschlange mit niedriger Latenz hinzugefügt wird, die in einem von zwei Modi gewartet werden kann:
Strict Priority Mode (Prioritätsmodus für strikte Priorität): Die Warteschlange wird immer dann behandelt, wenn sie nicht leer ist. Dadurch wird die niedrigste mögliche Verzögerung für diesen Datenverkehr ermöglicht.
Alternativer Modus - Die Warteschlange mit niedriger Latenz wird abwechselnd zwischen sich selbst und den anderen Warteschlangen gewartet.
Tipp: Diese Warteschlange mit niedriger Latenz ist unbedingt erforderlich für zeitkritischen Datenverkehr, der eine sehr geringe Verzögerung und geringen Jitter erfordert. Wenn Sie beispielsweise ein VoIP-Netzwerk (Voice over IP) bereitstellen möchten, sind die Anforderungen an Verzögerungen und Jitter sehr streng. Die einzige Möglichkeit, diese Anforderungen zu erfüllen, ist der strikte Prioritätsmodus. Das Service Level Agreement (SLA) im Backbone für die Priority Queue (PQ)-Klasse erfordert niedrige Verzögerungen und Jitter, ohne Verluste. Der alternative Modus führt zu mehr Verzögerungen und damit zu mehr Jitter in der PQ-Klasse. Ein Service Provider entwirft die PQ-Klasse so, dass ihre durchschnittliche Nutzungsrate 30-50 Prozent nicht überschreitet. Es ist zulässig, dass die Spitzen in der PQ-Klasse 100 Prozent der Ausgangs-Rate überschreiten. In diesem Fall verhungern die anderen Klassen, aber für eine sehr kurze Zeit (im schlimmsten Fall vielleicht einige hundert �).
In diesen Tabellen wird die Unterstützung für MDRR in den Hardware-Warteschlangen ToFab (zur Switch-Fabric) und FrFab (von der Switch-Fabric) aufgelistet:
ToFab Alternativer MDRR ToFab Strict MDRR ToFab WRED Eng0 Nein Ja Ja Eng1 Nein Nein Nein Eng2 Ja Ja Ja Eng3 Ja Ja Ja Eng4 Ja Ja Ja Eng4+ Ja Ja Ja Alle ToFab Class of Service (CoS) auf dem Internet-Router der Serie 12000 müssen über die vorhandene CoS-Syntax konfiguriert werden.
FrFab Alternativer MDRR FrFab Strict MDRR FrFab WRED Eng0 Nein Ja Ja Eng1 Nein Nein Nein Eng2 Ja1 Ja Ja Eng3 Ja2 Ja Ja Eng4 Ja Ja Ja Eng4+ Ja Ja Ja 1 Alternative MDRR in FrFab-Richtung ist nur mit der vorhandenen CoS-Syntax für Engine 2-LCs verwendbar.
2 Engine 3/5-Hardware unterstützt Ausgangs-Shaping und Richtlinien pro Warteschlange. Diese Funktion stellt eine Übermenge der MDRR-Warteschlangenverwaltung im alternativen Modus bereit.
Antwort: Der MQC vereinfacht die Konfiguration von Quality of Service (QoS)-Funktionen auf einem Router, auf dem die Cisco IOS Software ausgeführt wird, indem plattformübergreifend eine einheitliche Befehlszeilensyntax bereitgestellt wird. Der MQC umfasst die folgenden drei Schritte:
Definieren einer Datenverkehrsklasse mit dem Befehl class-map
Erstellen einer Dienstrichtlinie durch Zuweisen der Datenverkehrsklasse zu einer oder mehreren QoS-Richtlinien (mit dem Befehl policy-map)
Anfügen der Dienstrichtlinie an die Schnittstelle mit dem Befehl service-policy
Weitere Informationen finden Sie unter Modulare Quality of Service-Befehlszeilenschnittstelle.
Die MQC auf dem Internet Router der Serie 12000 unterscheidet sich geringfügig von der Implementierung auf anderen Plattformen. Darüber hinaus kann die MQC für jede Layer 3 (L3)-Weiterleitungs-Engine leicht abweichen.
In dieser Tabelle ist die MQC-Unterstützung für alle L3-Modultypen von Line Cards (LCs) aufgeführt:
Typ des L3-Moduls Modul 01 Modul 1 Modul 2 Modul 3 Modul 4 Modul 4+ MQC-Unterstützung Ja3 Nein Ja3 Ja Ja Ja Cisco IOS Softwareversion 12,0(15)S - 12,0(15)S2 12,0(21)S 12,0(22)S 12,0(22)S 1 Die Linecards 4OC3/ATM und LC-1OC12/ATM Engine 0 unterstützen MQC nicht.
2 Einige Ausnahmen betreffen die MQC-Unterstützung für einige LCs:
Für den OC3 ATM LC mit acht Ports wird er in Version 12.0(22)S und höheren Versionen unterstützt.
Für das CHOC3/STM1 mit zwei Ports wird es seit 12.0(17)S unterstützt.
Für das OC-48 DPT wird es seit 12.0(18)S unterstützt.
3 Für Engine 0 und Engine 2 unterstützt MQC nur die folgenden Befehle:
match ip priority [Wert]
Bandbreitenprozentsatz [Wert]
Priorität
zufällig
Random. Rangfolge [prec] [min] [max] 1
MQC unterstützt nur FrFab-Warteschlangen. ToFab-Warteschlangen werden vom MQC nicht unterstützt. Daher können Rx Weighted Random Early Detection (WRED) und Modified Deficit Round Robin (MDRR) nur über eine herkömmliche CLI konfiguriert werden.
Dies gilt für alle LCs. MQC weiß nichts über ToFab Class of Service (CoS).
Rx-Richtlinien können nicht verwendet werden, da virtuelle Ausgabewarteschlangen (auch als ToFab-Warteschlangen bezeichnet) keine Eingangswarteschlangen sind. Der Grund hierfür ist, dass die ToFab-Warteschlangen sich auf einen Zielsteckplatz oder einen Zielport beziehen. Eingangswarteschlangen dürfen nur einer Eingangsschnittstelle zugeordnet werden, ohne dass dabei der Zielsteckplatz oder der Zielport berücksichtigt wird. Die einzigen Eingangswarteschlangen auf der Edge-Engine sind die (Eingabe-)Formularwarteschlangen.
Modul 3 LCs unterstützen MQC ab Version 2. Auf Engine 3 kann MQC zum Konfigurieren von geformten Warteschlangen in ToFab-Richtung verwendet werden. Reguläre ToFab-Warteschlangen können nur über die CLI konfiguriert werden. MQC kann zum Konfigurieren aller FromFab-Warteschlangen verwendet werden. Die MQC-Unterstützung ist für Definitionen von physischen/Channel-Schnittstellen in 12.0(21)S/ST verfügbar und wurde um die Unterstützung von Subschnittstellendefinitionen in 12.0(22)S/ST erweitert.
Hinweis: Obwohl MQC Committed Access Rates (CAR) unterstützt, wird die continue-Funktion nicht unterstützt. Hierbei handelt es sich um ein generisches MQC-Problem, das nicht auf die Internet-Router der Serie 12000 oder Engine 3-LCs beschränkt ist.
Hier sehen Sie die MQC-Implementierungsunterschiede zwischen Engine 2 und Engine 3:
Modul 2
Es gibt nur eine einzige Ebene für die Konfiguration der Bandbreitenfreigabe.
Der Bandbreitenprozentsatz in der CLI wird intern in einen Quantenwert übersetzt und dann in die entsprechende Warteschlange programmiert.
Modul 3
Es gibt zwei Konfigurationsstufen für die Bandbreitenfreigabe.
Es gibt eine Mindestbandbreite und eine Quantenzahl für jede Warteschlange.
Der Bandbreitenprozentsatz aus der CLI wird in eine Rate (Kbit/s) umgewandelt, abhängig von der zugrunde liegenden Verbindungsrate, und wird dann direkt in der Warteschlange konfiguriert. Es wird keine Umwandlung in einen Quantenwert vorgenommen. Die Genauigkeit dieser garantierten Mindestbandbreite beträgt 64 Kbit/s.
Der Quantenwert wird intern entsprechend der MTU (Maximum Transmission Unit) der Schnittstelle festgelegt und für alle Warteschlangen gleich festgelegt. Es gibt keinen MQC-CLI-Mechanismus zum Ändern dieses Quantenwerts, weder direkt noch indirekt.
Hinweis: Der Quantenwert muss größer oder gleich der MTU der Schnittstelle sein. Außerdem ist der Quantenwert intern in Einheiten von 512 Byte vorhanden. Für unsere Standard-MTU von 4470 Byte muss der Mindestquantenwert der MTU also 9 sein.
Antwort: FEC wird auf der Fast Ethernet (FE)-Karte nicht unterstützt. Gigabit EtherChannel (GEC) wird derzeit nicht von allen Gigabit Ethernet (GE) Line Cards (LCs) unterstützt (z. B. GE und 3GE).
Antwort: Mit der Cisco IOS Software-Version 12.0(6) wurde die Unterstützung für 802.1q nur auf GE-Schnittstellen eingeführt. 802.1q-Kapselung wird von allen GE LCs unterstützt. Der Internet Router der Serie 12000 unterstützt keine ISL-Kapselung, und es ist keine Unterstützung geplant.
router#show interface GigabitEthernet 3/0 mac-accounting GigabitEthernet3/0 GE to LINX switch #1 Output (431 free) 0090.bff7.a871(1 ): 1 packets, 85 bytes, last: 44960ms ago 00d0.6338.8800(3 ): 2 packets, 145 bytes, last: 33384ms ago 0090.86f7.a840(9 ): 2 packets, 145 bytes, last: 12288ms ago 0050.2afc.901c(10 ): 4 packets, 265 bytes, last: 1300ms agoAntwort: Die 3xGE Line Card (LC) unterstützt außerdem die Richtlinienabrechnung für Sampled NetFlow Accounting und Border Gateway Protocol (BGP).
Antwort: Seit der Cisco IOS Software-Version 12.0(6)S wird NetFlow auf den Cisco Routern der Serie 12000, jedoch nur auf Line Cards der Engine 0 und 1 (LCs) unterstützt. NetFlow wird von Gigabit Ethernet (GE)-LCs nicht unterstützt.
Seit der Cisco IOS Software-Version 12.0(7)S wird NetFlow auf dem GE LC unterstützt.
Seit der Cisco IOS Software-Version 12.0(14)S wird Sampled NetFlow auf Engine 2 Packet-over-SONET (PoS)-LCs unterstützt. Mit der Sampled NetFlow-Funktion können Sie ein von x IP-Paketen, die an Router weitergeleitet werden, testen, indem der Benutzer das x-Intervall mit einem Wert zwischen mindestens und maximal definieren kann. Stichprobenpakete werden im NetFlow-Cache des Routers berücksichtigt. Diese Sampling-Pakete verringern die CPU-Auslastung, die für die Berücksichtigung von NetFlow-Paketen erforderlich ist, indem die meisten Pakete schneller geschaltet werden können, da sie keine zusätzliche NetFlow-Verarbeitung benötigen.
Weitere Informationen finden Sie unter Sampled NetFlow.
Seit der Cisco IOS Softwareversion 12.0(14)S wird NetFlow Export Version 5 auch auf dem Cisco Internet Router der Serie 12000 unterstützt. Das Exportformat Version 5 kann zusammen mit den herkömmlichen NetFlow- und Sampled NetFlow-Funktionen aktiviert werden. Die Funktion "NetFlow Export Version 5" bietet die Möglichkeit, detaillierte Daten an den NetFlow Collector zu exportieren. Pro-Datenfluss werden Informationen und Statistiken verwaltet und auf die Workstation hochgeladen.
Seit der Cisco IOS Software-Version 12.0(16)S wird Sampled NetFlow auf den 3-Port-GE-LCs unterstützt.
Seit der Cisco IOS Software Version 12.0(18)S können auf den Packet Switch Application-Specific Integrated Circuit (ASIC) (Packet Switch Application-Specific Integrated Circuit) (PSA) LCs mit Sampled NetFlow und 128 Zugriffskontrolllisten (ACLs) gleichzeitig auf Engine 2 Packet over SONET (PoS)-LCs konfiguriert werden.
Seit der Cisco IOS Software-Version 12.0(19)S ermöglicht die Funktion "NetFlow Multiple Export Destorities" die Konfiguration mehrerer Ziele der NetFlow-Daten. Wenn diese Funktion aktiviert ist, werden zwei identische Streams von NetFlow-Daten an den Ziel-Host gesendet. Derzeit sind maximal zwei Exportziele zulässig.
Die Funktion "Mehrere NetFlow-Exportziele" ist nur verfügbar, wenn NetFlow konfiguriert ist.
Weitere Informationen zu den unterstützten Plattformen finden Sie unter Sampled NetFlow-Details und Plattformunterstützung.
Antwort: Ja, ab Cisco IOS Software Release 12.0(10)S. Aufgrund der Architektur der LCs der Engine 2 gibt es jedoch einige Einschränkungen. Der Packet Switch Application-Specific Integrated Circuit (ASIC) (PSA) wird in Engine 2-LCs für die Weiterleitung von IP- und MPLS-Paketen (Multiprotocol Label Switching) verwendet. Sie verwendet eine speicherbasierte Suchmaschine, Mikrosequenzer und andere spezielle Hardware, um den Paketweiterleitungsprozess zu unterstützen. Das PSA ist ein Pipeline-Vorgang ASIC. Daher hängt die Leistung der LCs des Motors 2 von den Zyklen jeder der sechs Phasen ab. Zusätzliche Zyklen, die zur Unterstützung zusätzlicher Funktionen oder Verarbeitungsvorgänge erforderlich sind, führen zu einer Leistungsminderung des PSAs. Aus diesem Grund können Engine-2-basierte LCs nicht alle Funktionen der Cisco IOS Software gleichzeitig unterstützen. Um Kunden bei der Aktivierung bestimmter Funktionen auf der Engine 2 LC zu unterstützen, werden mehrere PSA-Mikrocode-Pakete angepasst. Beispielsweise können ACLs nicht gleichzeitig mit Per Interface Rate Control (PIRC) verwendet werden.
Antwort: Ja. Der Zug Cisco IOS Software Release 12.0S unterstützt Traffic Engineering und Tag Distribution Protocol (TDP). Der Cisco IOS 12.0ST-Zug unterstützt zusätzlich MPLS Virtual Private Networks (VPNs) und Label Distribution Protocol (LDP). MPLS wird seit Version 12.0(9)S der Cisco IOS Software über Dynamische Pakettransporte (DPT)-Karten unterstützt.
Antwort: Der Befehl show controller clock zeigt den aktiven CSC an, wie in diesem Beispiel gezeigt:
Router#show controllers clock Switch Card Configured 0x1F (bitmask), Primary Clock for system is CSC_1 System Fabric Clock is Redundant Slot # Primary ClockMode 0 CSC_1 Redundant 1 CSC_1 Redundant 2 CSC_1 Redundant 3 CSC_1 Redundant 4 CSC_1 Redundant 16 CSC_1 Redundant 17 CSC_1 Redundant 18 CSC_1 Redundant 19 CSC_1 Redundant 20 CSC_1 Redundant
Antwort: Die Befehle show gsr und show diag summary zeigen die installierten LCs an. Der erste gibt Ihnen den Zustand des LC, der zweite ist kürzer, wie im folgenden Beispiel gezeigt:
Router#show gsr Slot 0 type = 1 Port SONET based SRP OC-12c/STM-4 state = Line Card Enabled Slot 1 type = 8 Port Fast Ethernet state = Line Card Enabled Slot 2 type = 1 Port E.D. Packet Over SONET OC-48c/STM-16 state = Line Card Enabled Slot 3 type = Route Processor state = IOS Running ACTIVE Slot 4 type = 4 Port E.D. Packet Over SONET OC-12c/STM-4 state = Line Card Enabled Slot 16 type = Clock Scheduler Card(6) OC-192 state = Card Powered Slot 17 type = Clock Scheduler Card(6) OC-192 state = Card Powered PRIMARY CLOCK Slot 18 type = Switch Fabric Card(6) OC-192 state = Card Powered Slot 19 type = Switch Fabric Card(6) OC-192 state = Card Powered Slot 20 type = Switch Fabric Card(6) OC-192 state = Card Powered Slot 24 type = Alarm Module(6) state = Card Powered Slot 25 type = Alarm Module(6) state = Card Powered Slot 28 type = Blower Module(6) state = Card Powered Router#show diag summary SLOT 0 (RP/LC 0 ): 1 Port SONET based SRP OC-12c/STM-4 Single Mode SLOT 1 (RP/LC 1 ): 8 Port Fast Ethernet Copper SLOT 2 (RP/LC 2 ): 1 Port E.D. Packet Over SONET OC-48c/STM-16 Single Mode/SR SC-SC connector SLOT 3 (RP/LC 3 ): Route Processor SLOT 4 (RP/LC 4 ): 4 Port E.D. Packet Over SONET OC-12c/STM-4 Multi Mode SLOT 16 (CSC 0 ): Clock Scheduler Card(6) OC-192 SLOT 17 (CSC 1 ): Clock Scheduler Card(6) OC-192 SLOT 18 (SFC 0 ): Switch Fabric Card(6) OC-192 SLOT 19 (SFC 1 ): Switch Fabric Card(6) OC-192 SLOT 20 (SFC 2 ): Switch Fabric Card(6) OC-192 SLOT 24 (PS A1 ): AC PEM(s) + Alarm Module(6) SLOT 25 (PS A2 ): AC PEM(s) + Alarm Module(6) SLOT 28 (TOP FAN ): Blower Module(6)
Antwort: Geben Sie den Befehl für den Ausführungssteckplatz <Steckplatz #> "Execute-on All" ein.
Antwort: Geben Sie im Aktivierungsmodus den Befehl Attach <slot #> ein. Um das LC zu verlassen, geben Sie den Befehl exit ein.
Antwort: Geben Sie den Befehl diag <slot #> Ausführse ein. Die Ausführung einer Diagnose unterbricht den normalen Betrieb und die Paketweiterleitung auf dem LC. Wenn die Diagnose fehlschlägt, bleibt die LC ausgefallen. Um ihn neu zu starten, können Sie entweder den Mikrocode reload <slot #>-Befehl oder den Befehl hw-module slot <slot #> reload ausführen. Die Diagnose findet keine Probleme mit den Switch-Fabric-Karten (SFCs).
Antwort: Diese Befehle können zur Überwachung der Puffernutzung verwendet werden:
Execute-On-Steckplatz <Steckplatz #> ToFab-Warteschlangen für Controller anzeigen
Ausführungssteckplatz <Steckplatz #> Fab-Warteschlangen für Controller anzeigen
Antwort: Der Paketspeicher der Cisco Router der Serie 12000 ist in zwei Banken unterteilt: ToFab und FrFab. Der ToFab-Speicher wird für Pakete verwendet, die an einer der Schnittstellen auf der Line Card (LC) zur Fabric kommen, während der FrFab-Speicher für Pakete verwendet wird, die eine Schnittstelle auf dem LC aus der Fabric auslaufen.
Diese ToFab- und FrFab-Warteschlangen sind das wichtigste Konzept, das Sie verstehen müssen, um ignorierte Pakete auf dem Internet Router der Serie 12000 effizient zu beheben.
Hinweis: ToFab (Richtung Fabric) und Rx (vom Router empfangen) sind zwei verschiedene Namen für dieselbe Sache, ebenso FrFab (vom Fabric) und Tx (vom Router übertragen). So wird beispielsweise der ToFab Buffer Management Application-Specific Integrated Circuit (ASIC) (BMA) auch als RxBMA bezeichnet. In diesem Dokument wird die ToFab/FrFab-Konvention verwendet, aber möglicherweise wird die Rx/Tx-Nomenklatur an anderer Stelle verwendet.
LC-Slot1#show controllers tofab queues Carve information for ToFab buffers SDRAM size: 33554432 bytes, address: 30000000, carve base: 30029100 33386240 bytes carve size, 4 SDRAM bank(s), 8192 bytes SDRAM pagesize, 2 carve(s) max buffer data size 9248 bytes, min buffer data size 80 bytes 40606/40606 buffers specified/carved 33249088/33249088 bytes sum buffer sizes specified/carved Qnum Head Tail #Qelem LenThresh ---- ---- ---- ------ --------- 5 non-IPC free queues: 20254/20254 (buffers specified/carved), 49.87%, 80 byte data size 1 17297 17296 20254 65535 12152/12152 (buffers specified/carved), 29.92%, 608 byte data size 2 20548 20547 12152 65535 6076/6076 (buffers specified/carved), 14.96%, 1568 byte data size 3 32507 38582 6076 65535 1215/1215 (buffers specified/carved), 2.99%, 4544 byte data size 4 38583 39797 1215 65535 809/809 (buffers specified/carved), 1.99%, 9248 byte data size 5 39798 40606 809 65535 IPC Queue: 100/100 (buffers specified/carved), 0.24%, 4112 byte data size 30 72 71 100 65535 Raw Queue: 31 0 17302 0 65535 ToFab Queues: Dest Slot 0 0 0 0 65535 1 0 0 0 65535 2 0 0 0 65535 3 0 0 0 65535 4 0 0 0 65535 5 0 17282 0 65535 6 0 0 0 65535 7 0 75 0 65535 8 0 0 0 65535 9 0 0 0 65535 10 0 0 0 65535 11 0 0 0 65535 12 0 0 0 65535 13 0 0 0 65535 14 0 0 0 65535 15 0 0 0 65535 Multicast 0 0 0 65535In dieser Liste werden einige der Schlüsselfelder beschrieben, auf die im Beispiel verwiesen wird:
SDRAM-Größe (Synchronous Dynamic RAM): 33554432 Byte, Adresse: 30000000, Carve Base: 30029100 - Die Größe des Empfangspaketspeichers und den Adressort, an dem er beginnt.
max. Pufferdatengröße 9248 Byte, min. Pufferdatengröße 80 Byte - Höchst- und Mindestpuffergröße.
40606/40606-Puffer spezifiziert/geschnitzt - Puffer, die von der Cisco IOS-Software für die Schnitte festgelegt wurden, und die Anzahl der tatsächlich geschnitzten Puffer.
Nicht-IPC-freie Warteschlangen - Die Puffer-Pools ohne Inter Process Communication (IPC) sind die Paket-Puffer-Pools. Paketen, die in den LC eingehen, wird je nach Paketgröße aus einem dieser Pufferpools ein Puffer zugewiesen. Bei einigen LCs erstellt der Puffercarving-Algorithmus nur drei nicht IPC-freie Warteschlangen. Der Grund hierfür ist, dass die ToFab-Warteschlangen bis zur höchstunterstützten Maximum Transmission Unit (MTU) des jeweiligen LC aufgeteilt werden. Ethernet-LCs unterstützen beispielsweise nur drei Warteschlangen (bis zu einer Größe von 1568 Byte) und benötigen keinen 4544-Byte-Pool. Die Beispielausgabe zeigt fünf Paket-Puffer-Pools mit den Größen 80, 608, 1568, 4544 und 9248 Byte. Für jeden Pool werden zusätzliche Details bereitgestellt:
20254/20254 (Puffer spezifiziert/geschnitzt), 49,87 %, 80 Byte Datengröße - 49,87 % des Empfangspaketspeichers wurden in 80-Byte-Puffer 20254 eingeschnitten.
Menge: Die Warteschlangennummer.
#Qelem - Die Anzahl der Puffer in dieser Warteschlange, die noch verfügbar sind. In dieser Spalte wird überprüft, welche Warteschlange gesichert wird.
Kopf und Schwanz - Ein Kopf- und Schwanzmechanismus stellt sicher, dass sich die Warteschlangen ordnungsgemäß bewegen.
IPC-Warteschlange - Reserviert für IPC-Nachrichten vom LC zum Gigabit Route Processor (GRP). Eine Erklärung zu IPC finden Sie unter Fehlerbehebung bei CEF-bezogenen Fehlermeldungen.
Raw Queue: Wenn einem eingehenden Paket ein Puffer aus einer nicht IPC-freien Warteschlange zugewiesen wurde, wird es in die Rohwarteschlange aufgenommen. Bei der Rohwarteschlange handelt es sich um eine First In, First Out (FIFO)-Warteschlange, die von der LC-CPU bei Unterbrechungen verarbeitet wird. Eine sehr große Zahl in der Spalte #Qelem der Zeile "Raw Queue" gibt an, dass zu viele Pakete auf der CPU warten, was nicht mit der Geschwindigkeit Schritt halten kann, mit der diese Pakete gewartet werden müssen. Ein Symptom dieses Problems ist die Erhöhung der ignorierten Fehler, wie in der Befehlsausgabe show interfaces zu sehen ist. Dieses Problem ist sehr selten.
ToFab-Warteschlange - virtuelle Ausgabewarteschlangen einer pro Zielsteckplatz und einer für Multicast-Datenverkehr. In der obigen Beispielausgabe werden 15 virtuelle Ausgabewarteschlangen angezeigt. Das 12012 verfügt zwar über 12 Steckplätze, wurde aber ursprünglich als Chassis mit 15 Steckplätzen konzipiert. Virtuelle Ausgabewarteschlangen 13 bis 15 werden nicht verwendet.
Nachdem die Eingangs-LC-CPU eine Paket-Switching-Entscheidung getroffen hat, wird das Paket in die virtuelle Ausgabewarteschlange gestellt, die dem Steckplatz entspricht, an dem das Paket bestimmt ist. Die Nummer in der vierten Spalte ist die Anzahl der Pakete, die derzeit in einer virtuellen Ausgabewarteschlange in die Warteschlange gestellt werden.
Führen Sie auf der GRP den Befehl zum Anhängen an einen LC aus, und geben Sie dann den Befehl show controller fab queue aus, um den Datenspeicher des Übertragungspakets anzuzeigen. Zusätzlich zu den Feldern in der ToFab-Ausgabe zeigt die FrFab-Ausgabe einen Abschnitt "Interface Queues" (Schnittstellenwarteschlangen) an. Die Ausgabe variiert je nach Typ und Anzahl der Schnittstellen auf dem ausgehenden LC.
Eine solche Warteschlange ist für jede Schnittstelle im LC vorhanden. Pakete, die für eine bestimmte Schnittstelle bestimmt sind, werden in die entsprechende Schnittstellenwarteschlange aufgenommen.
LC-Slot1#show controller frfab queue ========= Line Card (Slot 2) ======= Carve information for FrFab buffers SDRAM size: 16777216 bytes, address: 20000000, carve base: 2002D100 16592640 bytes carve size, 0 SDRAM bank(s), 0 bytes SDRAM pagesize, 2 carve(s) max buffer data size 9248 bytes, min buffer data size 80 bytes 20052/20052 buffers specified/carved 16581552/16581552 bytes sum buffer sizes specified/carved Qnum Head Tail #Qelem LenThresh ---- ---- ---- ------ --------- 5 non-IPC free queues: 9977/9977 (buffers specified/carved), 49.75%, 80 byte data size 1 101 10077 9977 65535 5986/5986 (buffers specified/carved), 29.85%, 608 byte data size 2 10078 16063 5986 65535 2993/2993 (buffers specified/carved), 14.92%, 1568 byte data size 3 16064 19056 2993 65535 598/598 (buffers specified/carved), 2.98%, 4544 byte data size 4 19057 19654 598 65535 398/398 (buffers specified/carved), 1.98%, 9248 byte data size 5 19655 20052 398 65535 IPC Queue: 100/100 (buffers specified/carved), 0.49%, 4112 byte data size 30 77 76 100 65535 Raw Queue: 31 0 82 0 65535 Interface Queues: 0 0 0 0 65535 1 0 0 0 65535 2 0 0 0 65535 3 0 0 0 65535In dieser Liste werden einige der Schlüsselfelder beschrieben, auf die im Beispiel verwiesen wird:
Nicht-IPC-freie Warteschlangen - Diese Warteschlangen sind Paketpufferpools unterschiedlicher Größe. Wenn ein Paket über die Fabric empfangen wird, wird aus einer dieser Warteschlangen ein Puffer mit entsprechender Größe entnommen. Das Paket wird in den Puffer kopiert, der dann in die entsprechende Ausgabeschnittstellen-Warteschlange gestellt wird. Anders als bei den ToFab-Warteschlangen werden die FrFab-Warteschlangen bis zur maximalen MTU des gesamten Systems aufgeteilt, um ein von einer beliebigen eingehenden Schnittstelle ausgehendes Paket zu unterstützen.
IPC-Warteschlange - Reserviert für IPC-Nachrichten vom GRP zum LC.
Schnittstellenwarteschlangen - Diese Warteschlangen sind pro Schnittstelle (im Gegensatz zu den ToFab-Warteschlangen, die pro Zielsteckplatz gelten). Die Nummer (65535) in der rechten Spalte ist der Grenzwert für die TX-Warteschlange. Diese Nummer kann eingestellt werden, indem der Befehl tx-queue limit (tx-queue limit), jedoch nur auf Engine 0 LC (Engine 0 LC), ausgegeben wird. Mit diesem Befehl wird die Anzahl der Übertragungspaketpuffer begrenzt, die eine Warteschlange pro Schnittstelle belegen kann. Wenn eine bestimmte Schnittstelle stark überlastet ist und der LC eine große Anzahl überzähliger Pakete puffern muss, können Sie diesen Wert anpassen.
Antwort: fl steht für Fabric Loader. Der vollständige Befehl weist den Routingprozessor (RP) an, den gebündelten Fabric Loader zum Herunterladen des Cisco IOS Software-Image auf die Linecards (LCs) zu verwenden. Das heißt, der RP wird zuerst gestartet und der Fabric Loader wird auf die LCs heruntergeladen. Das vollständige Cisco IOS Software-Image wird dann mithilfe des neuen Fabric-Downloaders auf die LCs heruntergeladen. Der Befehl service download-fl wird nach einem Neustart wirksam. Weitere Informationen hierzu finden Sie unter Firmware für Line Cards auf einem Cisco Router der Serie 12000 aktualisieren.
Antwort: idbs-rem bedeutet, dass die der Schnittstelle zugeordneten IDBs (Interface Descriptor Blocks) entfernt wurden. Diese Meldung verweist in der Regel auf eine fehlerhafte Karte oder eine Karte, die falsch eingesetzt wurde. Sie müssen zuerst versuchen, das LC wieder einzusetzen oder es manuell neu zu laden, indem Sie den Befehl hw-module slot <slot #> reload eingeben. Wenn die Karte immer noch nicht erkannt wird, ersetzen Sie sie.
Antwort: Sie sind ein GBIC-Faktor und nicht LC-abhängig.
Antwort: Der Befehl show controller fia stellt die angeforderten Informationen bereit. Sie müssen diesen Befehl auf dem primären Gigabit-Route-Prozessor (GRP) und für alle Line Cards (LCs) überprüfen, indem Sie sie jeweils separat anschließen. Wenn sich alle über einen SFC beschweren, versuchen Sie zuerst, ihn wieder einzusetzen. Wenn das Problem weiterhin besteht, ersetzen Sie die fehlerhafte Platine. Wenn nur ein LC sich über eine SFC beschwert, auf der die CRCs ansteigen, dann ist dieser LC höchstwahrscheinlich fehlerhaft und nicht der SFC.
Weitere Informationen finden Sie unter How To Read the Output of the show controller fia Command.
Antwort: Mit dem Befehl show gsr chassis-info können Sie die Seriennummer des Chassis ermitteln. In diesem Beispiel ist TBA03450002 die Seriennummer dieses Cisco Internet-Routers der Serie 12000.
Router#show gsr chassis-info Backplane NVRAM [version 0x20] Contents - Chassis: type 12416 Fab Ver: 3 Chassis S/N: TBA03450002 PCA: 73-4214-3 rev: A0 dev: 4759 HW ver: 1.0 Backplane S/N: TBC03450002 MAC Addr: base 0030.71F3.7C00 block size: 1024 RMA Number: 0x00-0x00-0x00 code: 0x00 hist: 0x00 Preferred GRP: 7
Antwort: %TFIB-7-SCANSABORTED: Der TFIB-Scan, der keine Syslog-Meldung abschließt, wird empfangen, wenn der Cisco Express Forwarding (CEF)-Scanner regelmäßig ausgeführt wird, aber sofort aufgerufen, während die ARP-Tabelle (Address Resolution Protocol) geändert wird. Nach dem Aufruf ruft der CEF-Scanner den TFIB-Scanner auf, der die ARP-Tabelle nacheinander analysiert und die TFIB-Datenbank aktualisiert. Wenn der TFIB-Scanner bereits ausgeführt wird und gleichzeitig der CEF-Scanner aufgrund einer Änderung in der ARP-Tabelle aufgerufen wird, verschiebt der CEF-Scanner den Aufruf des TFIB-Scanners, bis der aktuelle Scan abgeschlossen ist. Wenn der TFIB-Scanner den ersten Scan nicht abgeschlossen hat und der CEF-Scanner mehr als 60 Anfragen zur Aktualisierung von TFIB0 empfängt, dann wird der %TFIB-7- SCANSABORTED: Die TFIB-Prüfung, die Nachrichten nicht abschließt, wird angezeigt. Wenn die Nachricht mit aktualisierter MAC-Zeichenfolge endet, z. B. %TFIB-7-SCANSABORTED: Die TFIB-Prüfung wird nicht abgeschlossen. MAC-Zeichenfolge aktualisiert, bedeutet die Meldung, dass sich die Adjacency-Zeichenfolge für eine Schnittstelle ständig ändert. Dies ist hauptsächlich auf eine falsche Konfiguration zurückzuführen.
Antwort: GEC wird auf SPA-10xGE oder SPA-10xGE-V nicht unterstützt. Die Schnittstellenkanalisierung wird nicht unterstützt. Daher ist es nicht möglich, die Gigabit Ethernet-Schnittstelle mit dem Befehl channel-group port-channel-number mit einem konfigurierten Port-Channel zu verbinden.
Antwort: Dies ist ein erwartetes Verhalten. Die CPU verfügt über 4 GB wirksamen Adressraum. Von den 4 GB sind die letzten 256 MB den verschiedenen HW-Geräten zugeordnet. Die Zuordnung erfolgt über die Systemsteuerungs-Chip-Erkennung. Somit sind nur 3,75 GB für die Zuordnung zu Speichergeräten verfügbar.
Der Discovery-Chip unterstützt die Zuordnung von vier Speicherbanken. Jede Bank muss eine Größe von 2 haben. Daher sind die ersten drei Banken so konfiguriert, dass sie 1 GB groß und die letzte mit 0,5 GB groß sind, was einer Gesamtgröße von 3,5 GB entspricht.
Antwort: Das SPA-5X1GE unterstützt die Flusskontrolle. Für die Fast Ethernet- und Gigabit Ethernet-Schnittstellen des Cisco Routers der Serie 1200 wird die Flusssteuerung automatisch ausgehandelt, wenn die automatische Aushandlung aktiviert ist. Daher kann die Flusssteuerung über die CLI nicht aktiviert/deaktiviert werden, da sie automatisch ausgehandelt wird.
Weitere Informationen finden Sie unter Konfigurieren der Autonegotiation auf einer Schnittstelle.
Support-Ticket öffnen (Erfordert einen Cisco Servicevertrag.)
Die Cisco Support Community ist ein Forum, in dem Sie Fragen stellen und beantworten, Vorschläge weitergeben und mit Kollegen zusammenarbeiten können.
Informationen zu den in diesem Dokument verwendeten Konventionen finden Sie unter Cisco Technical Tips Conventions (Technische Tipps von Cisco zu Konventionen).
Überarbeitung | Veröffentlichungsdatum | Kommentare |
---|---|---|
1.0 |
08-Aug-2008 |
Erstveröffentlichung |