Comprensión y ajuste del valor límite del anillo de transmisión
Contenido
Introducción
Este documento trata la función de un anillo de transmisión de hardware y la finalidad del comando tx-ring-limit en el hardware de la interfaz de un router ATM que admite la colocación en cola por circuito virtual (VC).
Las interfaces del router de Cisco configuradas con políticas de servicio almacenan paquetes para un VC ATM en uno de los dos conjuntos de colas según el nivel de congestión del VC:
| Cola | Ubicación | Métodos de almacenamiento en cola | Asignación de políticas de servicio | Comando a ajustar |
|---|---|---|---|---|
| Cola de hardware o anillo de transmisión | Adaptador de puerto o módulo de red | sólo FIFO | No | tx-ring-limit |
| Cola de capa 3 | Sistema de procesamiento de capa 3 o búfers de interfaz | N/A | Yes | Varía con el método para colocación en cola: - vc-hold-queue - queue-limit |
Prerequisites
Requirements
No hay requisitos específicos para este documento.
Componentes Utilizados
Este documento no tiene restricciones específicas en cuanto a versiones de software y de hardware.
Convenciones
Comprensión de partículas
Antes de discutir el anillo de transmisión, primero necesitamos entender qué es una partícula. Una partícula forma el bloque de creación básico del almacenamiento en búfer de paquetes en muchas plataformas, incluidos el Cisco 7200 Router Series y el versátil procesador de interfaz (VIP) en el Cisco 7500 Router Series.
Según la longitud del paquete, el software Cisco IOS® utiliza una o más partículas para almacenar un paquete. Veamos un ejemplo. Al recibir un paquete de 1200 bytes, IOS extrae la próxima partícula libre y copia los datos del paquete en la partícula. Cuando se llena la primera partícula, IOS se mueve a la siguiente partícula libre, la enlaza a la primera partícula y continúa copiando los datos en esta segunda partícula. Una vez completado, los 1200 bytes del paquete se almacenan en tres partes discontinuas de memoria que IOS lógicamente hace parte de un único buffer de paquete.
El tamaño de partículas de IOS varía de plataforma en plataforma. Todas las partículas dentro de un conjunto dado son del mismo tamaño. Esta uniformidad simplifica los algoritmos de gestión de partículas y ayuda a contribuir a un uso eficiente de memoria.
Información sobre anillos de la memoria intermedia
Junto con las agrupaciones de interfaz públicas y privadas, el IOS de Cisco crea estructuras de control especiales de la memoria intermedia llamadas anillos. Cisco IOS y los controladores de interfaz utilizan estos anillos para controlar qué búferes se utilizan para recibir y transmitir paquetes a los medios. Los propios anillos constan de elementos específicos del controlador de medios que apuntan a búfers de paquetes individuales en otra parte de la memoria de E/S.
Cada interfaz tiene un par de anillos: un anillo de recepción para recibir paquetes y un anillo de transmisión para trasmitir paquetes. El tamaño de los anillos puede variar con el controlador de la interfaz. En general, el tamaño del anillo de transmisión se basa en el ancho de banda de la interfaz o del VC y es una potencia de dos (ID de bug de Cisco CSCdk17210).
| Interfaz | Anillos | |||||
|---|---|---|---|---|---|---|
| Velocidad de línea (Mb/s) < | 2 | 10 | 20 | 30 | 40 | ... |
| txcount | 2 | 4 | 8 | 16 | 32 | 64 |
Nota: En la plataforma de la serie 7200, las memorias intermedias de paquetes de anillo de transmisión provienen del anillo de recepción de la interfaz de origen para un paquete conmutado o de un conjunto público si el paquete fue originado por el IOS. Son eliminados del anillo de transmisión y devueltos a su agrupación original luego de que transmiten los datos de la carga útil.
Descripción general de la arquitectura PA-A3
Para garantizar un alto rendimiento de reenvío, el adaptador de puerto PA-A3 utiliza chips separados de recepción y transmisión de segmentación y reensamblado (SAR). Cada SAR es soportado por su propio subsistema de memoria integrada para almacenar paquetes así como estructuras de datos clave como la tabla VC. Esta memoria incluye específicamente 4 MB de SDRAM, que se fragmenta en partículas.
La siguiente tabla proporciona el número y tamaño de partículas en los trayectos de recepción y transmisión en PA-A3.
| Anillo | Tamaño de partícula | Cantidad de partículas |
|---|---|---|
| Recibir anillo | 288 bytes | n/a |
| Anillo de transmisión | 576* bytes | 6000 (se reservan 144 partículas) |
* Al tamaño de la partícula del anillo de transmisión también se lo describe como de 580 bytes. Este valor incluye el encabezado del núcleo ATM de 4 bytes que se transmite con el paquete dentro del router.
Se seleccionaron los tamaños de la tabla anterior porque son divisibles por 48 (el tamaño del campo de carga útil de una celda) y por el tamaño de línea de caché (32 bytes) para obtener el máximo rendimiento. Están diseñados para evitar que el SAR introduzca un retraso entre búfer cuando un paquete requiere varios búfers. También se seleccionó el tamaño de partícula de transmisión de 576 bytes para cubrir aproximadamente el 90% de los paquetes de Internet.
Esquema de asignación de anillo de transmisión en PA-A3
El controlador PA-A3 asigna un valor de anillo de transmisión predeterminado para cada VC. El valor varía con la categoría de servicio ATM asignada al VC. En la tabla siguiente se enumeran los valores predeterminados.
| Categoría de servicio VC | Valor predeterminado de anillo de transmisión PA-A3-OC3, T3, E3 | Valor del anillo de transmisión predeterminado 'PA-A3-IMA | Valor predeterminado de anillo de transmisión PA-A3-OC12 | Tiempo de aplicación |
|---|---|---|---|---|
| vbr-nrt | Basado en la fórmula**: (48 x SCR) / (Tamaño_de_partícula x 5) El valor mínimo es 40, y reemplaza cualquier valor calculado inferior a 40 con un SCR muy bajo. Nota: SCR es la velocidad de célula con overhead de ATM incluido. | Basado en la fórmula: (48 x SCR) / (Tamaño_de_partícula x 5) El valor mínimo es 40, y reemplaza cualquier valor calculado inferior a 40 con un SCR muy bajo. Nota: SCR es la velocidad de célula con overhead de ATM incluido. | Basado en la siguiente fórmula: Tasa media (SCR) * 2 * TOTAL_CREDITS / VISIBLE_BANDWIDTH TOTAL_CREDITS = 8192 VISIBLE_BANDWIDTH = 599040 Nota: Si esta fórmula calcula un valor que es menor que el valor predeterminado de 128, entonces el límite de anillo de transmisión del VC se establece en 128. | Siempre |
| ABR | 128 | 128 | N/A | Siempre* |
| UBR | 40 | 128 | 128 | Sólo cuando la utilización total de crédito excede el 75 por ciento o el valor tx_threshold, tal como lo muestra el comando show controller atm. |
* Originalmente, el PA-A3-OC12 no implementaba la limitación siempre activa de PVC VBR-nrt al valor de anillo de transmisión actual. El ID de bug CSCdx11084 resuelve este problema. .
** SCR debe expresarse en células por segundo.
Visualización de los valores actuales de anillos de transmisión
Originalmente, el valor del anillo de transmisión sólo era visible a través de un comando oculto. El comando show atm vc {vcd} ahora muestra el valor actual.
También puede utilizar el comando debug atm events para ver los mensajes de configuración de VC entre el controlador PA-A3 y la CPU del host. Los siguientes conjuntos de resultados fueron capturados en un PA-A3 en un router serie 7200. El valor del anillo de transmisión se muestra como el valor tx_limit, que implementa la cuota del búfer de partículas asignada para un VC específico en la dirección de transmisión.
El PVC 1/100 se configura como VBR-nrt. Basado en un SCR de 3500 kbps, el PA-A3 asigna un tx_limit de 137. Para ver cómo se realiza este cálculo, debemos convertir un SCR de 3500 kbps a celdas/segundo. Observe que (3,500,000 bits /sec) * (1 byte / 8 bits) * (1 celda / 53 bytes ) = (3, 500, 000 celdas) / (8 * 53 s) = 8254 celdas / s. Una vez que se tiene el valor SCR en celdas / seg, se puede aplicar la fórmula indicada anteriormente a tx_limit = 137.
7200-17(config)#interface atm 4/0 7200-17(config-if)#pvc 1/100 7200-17(config-if-atm-vc)#vbr-nrt 4000 3500 94 7200-17(config-if-atm-vc)# *Oct 14 17:56:06.886: Reserved bw for 1/100 Available bw = 141500 7200-17(config-if-atm-vc)#exit 7200-17(config-if)#logging *Oct 14 17:56:16.370: atmdx_setup_vc(ATM4/0): vc:6 vpi:1 vci:100 state:2 config_status:0 *Oct 14 17:56:16.370: atmdx_setup_cos(ATM4/0): vc:6 wred_name:- max_q:0 *Oct 14 17:56:16.370: atmdx_pas_vc_setup(ATM4/0): vcd 6, atm hdr 0x00100640, mtu 4482 *Oct 14 17:56:16.370: VBR: pcr 9433, scr 8254, mbs 94 *Oct 14 17:56:16.370: vc tx_limit=137, rx_limit=47 *Oct 14 17:56:16.374: Created 64-bit VC count
El PVC 1/101 está configurado como ABR. El PA-A3 asigna el valor ABR tx_limit predeterminado de 128. (Véase la tabla anterior.)
7200-17(config-if)#pvc 1/102 7200-17(config-if-atm-vc)#abr ? <1-155000> Peak Cell Rate(PCR) in Kbps rate-factors Specify rate increase and rate decrease factors (inverse) 7200-17(config-if-atm-vc)#abr 4000 1000 7200-17(config-if-atm-vc)# *Oct 14 17:57:45.066: Reserved bw for 1/102 Available bw = 140500 *Oct 14 18:00:11.662: atmdx_setup_vc(ATM4/0): vc:8 vpi:1 vci:102 state:2 config_status:0 *Oct 14 18:00:11.662: atmdx_setup_cos(ATM4/0): vc:8 wred_name:- max_q:0 *Oct 14 18:00:11.662: atmdx_pas_vc_setup(ATM4/0): vcd 8, atm hdr 0x00100660, mtu 4482 *Oct 14 18:00:11.662: ABR: pcr 9433, mcr 2358, icr 9433 *Oct 14 18:00:11.662: vc tx_limit=128, rx_limit=47 *Oct 14 18:00:11.666: Created 64-bit VC counters
El PVC 1/102 se configura como UBR. El PA-A3 asigna el valor predeterminado UBR tx_limit de 40. (Véase la tabla anterior.)
7200-17(config-if)#pvc 1/101 7200-17(config-if-atm-vc)#ubr 10000 7200-17(config-if-atm-vc)# *Oct 14 17:56:49.466: Reserved bw for 1/101 Available bw = 141500 *Oct 14 17:57:03.734: atmdx_setup_vc(ATM4/0): vc:7 vpi:1 vci:101 state:2 config_status:0 *Oct 14 17:57:03.734: atmdx_setup_cos(ATM4/0): vc:7 wred_name:- max_q:0 *Oct 14 17:57:03.734: atmdx_pas_vc_setup(ATM4/0): vcd 7, atm hdr 0x00100650, mtu 4482 *Oct 14 17:57:03.734: UBR: pcr 23584 *Oct 14 17:57:03.734: vc tx_limit=40, rx_limit=117 *Oct 14 17:57:03.738: Created 64-bit VC counters
El propósito de tx_limit es implementar un esquema de asignación de memoria o crédito de transmisión por VC que impida que cualquier VC con exceso de suscriptores invariablemente agote todos los recursos de memoria intermedia de paquetes e impida que otros VC transmitan tráfico normal dentro de sus contratos de tráfico.
PA-A3 implementa una verificación del crédito de la memoria bajo dos condiciones:
-
Cuota individual en cada VC VBR-nrt y ABR - Compara los valores tx_count y tx_limit de cada VC. Desecha los paquetes subsiguientes cuando tx_count es mayor que tx_limit en cualquier VC. Es importante tener en cuenta que una ráfaga de paquetes puede exceder el anillo de transmisión de un VC VBR-nrt en un momento y conducir a caídas de salida.
-
Cuota global: considera el valor tx_threshold. El PA-A3 permite ráfagas más grandes en los VC UBR mediante la aplicación de políticas de tráfico en dichos VC solamente cuando el uso total del búfer de paquetes en el PA-A3 alcanza este umbral preestablecido.
Nota: Si un paquete requiere múltiples partículas y el anillo de transmisión está lleno, el PA-A3 permite que un VC exceda su cuota si hay partículas disponibles. Este esquema está diseñado para acomodar una pequeña ráfaga de paquetes sin pérdidas en la salida.
El comando show controller atm muestra varios contadores relevantes para transmitir créditos.
7200-17#show controller atm 4/0 Interface ATM4/0 is up Hardware is ENHANCED ATM PA - OC3 (155000Kbps) Framer is PMC PM5346 S/UNI-155-LITE, SAR is LSI ATMIZER II Firmware rev: G125, Framer rev: 0, ATMIZER II rev: 3 idb=0x622105EC, ds=0x62217DE0, vc=0x62246A00 slot 4, unit 9, subunit 0, fci_type 0x0059, ticks 190386 1200 rx buffers: size=512, encap=64, trailer=28, magic=4 Curr Stats: VCC count: current=7, peak=7 SAR crashes: Rx SAR=0, Tx SAR=0 rx_cell_lost=0, rx_no_buffer=0, rx_crc_10=0 rx_cell_len=0, rx_no_vcd=0, rx_cell_throttle=0, tx_aci_err=0 Rx Free Ring status: base=0x3E26E040, size=2048, write=176 Rx Compl Ring status: base=0x7B162E60, size=2048, read=1200 Tx Ring status: base=0x3E713540, size=8192, write=2157 Tx Compl Ring status: base=0x4B166EA0, size=4096, read=1078 BFD Cache status: base=0x62240980, size=6144, read=6142 Rx Cache status: base=0x62237E80, size=16, write=0 Tx Shadow status: base=0x62238900, size=8192, read=2143, write=2157 Control data: rx_max_spins=3, max_tx_count=17, tx_count=14 rx_threshold=800, rx_count=0, tx_threshold=4608 tx bfd write indx=0x4, rx_pool_info=0x62237F20
La siguiente tabla describe los valores utilizados por PA-A3 para aplicar el esquema de crédito de transmisión general:
| Valor | Descripción |
|---|---|
| max_tx_count | Histograma del número máximo de partículas de transmisión contenidas alguna vez por el microcódigo PA-A3. |
| tx_count | Número total de partículas de transmisión actualmente contenidas en el microcódigo PA-A3. Nota: El microcódigo PA-A3 también realiza un seguimiento del tx_count de cada VC. Cuando se envía una partícula al microcódigo PA-A3 desde el controlador PA-A3, el tx_count aumenta en uno. |
| tx_threshold | Cuando la cantidad total de memorias intermedias de paquetes libres cae por debajo de este umbral, el PA-A3 aplica el crédito de transmisión en los VC UBR. Tenga en cuenta que PA-A3 siempre aplica los créditos de transmisión de VC VBR y ABR. |
¿Cuándo se debe ajustar el anillo de transmisión?
El anillo de transmisión sirve como área de almacenamiento temporal para que los paquetes en línea sean transmitidos. EL router necesita colocar en cola una cantidad suficiente de paquetes en el anillo de transmisión y asegurar que el controlador de interfaz tenga paquetes para llenar intervalos de tiempo de las celdas.
Originalmente, el controlador PA-A3 no ajustaba el tamaño del anillo de transmisión cuando se aplicaba una política de servicio con cola de latencia baja (LLQ). Con imágenes actuales, PA-A3 ajusta el valor a partir de los valores predeterminados arriba (ID de falla de funcionamiento CSCds63407) para minimizar el retardo relacionado con el almacenamiento en cola.
La razón principal para ajustar el anillo de transmisión es reducir la latencia causada por la colocación en cola. Al ajustar el anillo de transmisión, tenga en cuenta lo siguiente:
-
En cualquier interfaz de red, la colocación en cola fuerza una elección entre la latencia y la cantidad de ráfaga que la interfaz puede sostener. Los tamaños de cola más grandes soportan ráfagas más largas al tiempo que aumentan los retrasos. Ajuste el tamaño de una cola cuando sienta que el tráfico del VC está experimentando un retraso innecesario.
-
Tenga en cuenta el tamaño del paquete. Configure un valor tx-ring-limit que acepte cuatro paquetes. Por ejemplo, si sus paquetes son de 1500 bytes, configure un valor límite del anillo de transmisión en 16 = (4 paquetes) * (4 partículas).
-
Asegúrese de que el crédito de transmisión sea suficiente como para admitir un paquete de tamaño de MTU y/o que la cantidad de celdas sea igual al tamaño máximo de ráfaga (MBS) para un PVC VBR-nrt.
-
Configure un valor bajo con VC de ancho de banda bajo, como un SCR de 128 kbps. Por ejemplo, en un VC de baja velocidad con un SCR de 160 kbps, un límite de anillo tx de diez es relativamente alto y puede conducir a una latencia significativa (por ejemplo, cientos de milisegundos) en la cola de nivel de controlador. Ajuste el tx-ring-limit hasta su valor mínimo en esta configuración.
-
Configure valores más altos para los VC de alta velocidad. La selección de un valor inferior a cuatro puede impedir que el VC transmita a su velocidad configurada si el PA-A3 implementa la contrapresión demasiado agresivamente y el anillo de transmisión no tiene un suministro listo de paquetes que esperan ser transmitidos. Asegúrese de que un valor bajo no afecte al rendimiento del VC. (Consulte ID de bug de Cisco CSCdk17210.)
En otras palabras, el tamaño del anillo de transmisión debe ser lo suficientemente pequeño como para evitar introducir latencia debido a la colocación en cola, y debe ser lo suficientemente grande como para evitar caídas y un impacto resultante en los flujos basados en TCP.
Una interfaz primero quita los paquetes del sistema de colocación en cola de la capa 3 y luego los coloca en la cola del anillo de transmisión. Las políticas de servicio se aplican únicamente a paquetes en las colas de capa 3 y son transparentes para el anillo de transmisión.
El almacenamiento en cola en el anillo de transmisión introduce un retraso de serialización directamente proporcional a la profundidad del anillo. Un retraso de serialización excesivo puede afectar a los presupuestos de latencia para aplicaciones sensibles a los retrasos, como la voz. Por lo tanto, Cisco recomienda reducir el tamaño del anillo de transmisión para los VC que transportan voz. Seleccione un valor basado en la cantidad de demora de serialización, expresada en segundos, introducida por el anillo de transmisión. Utilice la siguiente fórmula:
((P*8)*D)/S P = Packet size in bytes. Multiply by eight to convert to bits. D = Transmit-ring depth. S = Speed of the VC in bps.
Nota: Los paquetes IP en Internet suelen tener uno de los tres tamaños siguientes: 64 bytes (por ejemplo, mensajes de control), 1500 bytes (por ejemplo, transferencias de archivos) o 256 bytes (el resto del tráfico). Estos valores producen un tamaño de paquete de Internet general y típico de 250 bytes.
Nota: En la tabla siguiente se resumen las ventajas y desventajas de los tamaños de anillo de transmisión mayores o menores:
| Tamaño del anillo de transmisión | Ventaja | Desventaja |
|---|---|---|
| Valor alto | Se recomienda para VC de datos a fin de admitir ráfagas. | No se recomienda para los VC de voz. Puede aumentar la latencia y la fluctuación. |
| Valor bajo | Recomendado para VC de voz con el objeto de reducir el retraso debido al almacenamiento en cola y la fluctuación. | No se recomienda para VC de velocidad relativamente alta. Puede generar un menor rendimiento de procesamiento si se utiliza un valor tan bajo que ningún paquete está listo para ser enviado cuando el cable está libre. |
Para adaptar el tamaño del anillo de transmisión, utilice el comando tx-ring-limit en el modo de configuración de VC.
7200-1(config-subif)#pvc 2/2 7200-1(config-if-atm-vc)#? ATM virtual circuit configuration commands: abr Enter Available Bit Rate (pcr)(mcr) broadcast Pseudo-broadcast class-vc Configure default vc-class name default Set a command to its defaults encapsulation Select ATM Encapsulation for VC exit-vc Exit from ATM VC configuration mode ilmi Configure ILMI management inarp Change the inverse arp timer on the PVC no Negate a command or set its defaults oam Configure oam parameters oam-pvc Send oam cells on this pvc protocol Map an upper layer protocol to this connection. random-detect Configure WRED service-policy Attach a policy-map to a VC transmit-priority set the transmit priority for this VC tx-ring-limit Configure PA level transmit ring limit ubr Enter Unspecified Peak Cell Rate (pcr) in Kbps. vbr-nrt Enter Variable Bit Rate (pcr)(scr)(bcs) 7200-1(config-if-atm-vc)#tx-ring-limit ? <3-6000> Number (ring limit) <cr>
Utilice el comando show atm vc para mostrar el valor configurado actualmente.
7200-1#show atm vc VC 3 doesn't exist on interface ATM3/0 ATM5/0.2: VCD: 3, VPI: 2, VCI: 2 VBR-NRT, PeakRate: 30000, Average Rate: 20000, Burst Cells: 94 AAL5-LLC/SNAP, etype:0x0, Flags: 0x20, VCmode: 0x0 OAM frequency: 0 second(s) PA TxRingLimit: 10 InARP frequency: 15 minutes(s) Transmit priority 2 InPkts: 0, OutPkts: 0, InBytes: 0, OutBytes: 0 InPRoc: 0, OutPRoc: 0 InFast: 0, OutFast: 0, InAS: 0, OutAS: 0 InPktDrops: 0, OutPktDrops: 0 CrcErrors: 0, SarTimeOuts: 0, OverSizedSDUs: 0 OAM cells received: 0 OAM cells sent: 0 Status: UP
Además, use el comando show atm pvc vpi/vci para ver los límites de anillo de transmisión y recepción actuales. El siguiente resultado se capturó en un router serie 7200 que ejecuta la versión 12.2(10) del software del IOS de Cisco.
viking#show atm pvc 1/101 ATM6/0: VCD: 2, VPI: 1, VCI: 101 UBR, PeakRate: 149760 AAL5-LLC/SNAP, etype:0x0, Flags: 0xC20, VCmode: 0x0 OAM frequency: 0 second(s), OAM retry frequency: 1 second(s), OAM retry frequency: 1 second(s) OAM up retry count: 3, OAM down retry count: 5 OAM Loopback status: OAM Disabled OAM VC state: Not Managed ILMI VC state: Not Managed VC TxRingLimit: 40 particles VC Rx Limit: 800 particles
Impacto de los valores límite muy pequeños de anillo de transmisión
En el trayecto de transmisión, la CPU del host transfiere la carga útil desde los búfers del host a los búfers de partículas locales en el PA-A3. El firmware se ejecuta en varios descriptores de memoria intermedia caché PA-A3 y los libera en un grupo. Durante el período de almacenamiento en memoria caché, PA-A3 no acepta paquetes nuevos aunque los contenidos de la memoria local hayan sido transmitidos por el cableado físico. El propósito de este esquema es optimizar el rendimiento general. De esta forma, al configurar un valor límite no predeterminado de anillo de Tx, considere el retraso de retorno del descriptor del búfer.
Además, si configura un valor para el límite del anillo de transmisión de uno con un cierto tamaño de partícula de 576 bytes, un paquete de 1500 bytes se elimina de la cola de la siguiente manera:
-
El controlador PA-A3 pone en cola a la primera partícula en el anillo de transmisión y recuerda que este paquete se almacena en otras dos partículas de memoria.
-
La próxima vez que el anillo de transmisión esté vacío, la segunda partícula del paquete se colocará en éste anillo.
-
Durante la próxima vez que el anillo de transmisión esté vacío nuevamente, la tercera partícula se colocará en el anillo de transmisión.
Aunque el anillo de transmisión esté compuesto por una sola partícula de 576 bytes, MTU/velocidad de puerto sigue siendo la latencia de peor caso a través del anillo de transmisión.
Problemas conocidos
Al aplicarse el comando tx-ring-limit a un VC a través de una sentencia de clase de VC, el PA-A3 no aplica el valor configurado. Confirme este resultado mostrando el valor actual en el comando show atm vc detail. El ajuste del anillo de transmisión mediante una clase vc se implementó en la versión 12.1 del software del IOS de Cisco (ID de bug de Cisco CSCdm93064). En ciertas versiones de software 12.2 del IOS de Cisco, CSCdv59010 resuelve un problema con el comando tx-ring-limit. Cuando aplica el comando tx-ring-limit a través de una declaración de clase VC a una ATM PVC, no se modifica el tamaño de anillo de transmisión. Confirme este resultado usando el comando show atm vc detail, después de aplicar el comando a través de los pares de comandos vc-class y class-vc.
Cuando se agrega a un PVC en un PA-A3 en un Cisco 7200 Series Router que ejecuta Cisco IOS Software Release 12.2(1), el comando tx-ring-limit se duplica, como se muestra a continuación (Cisco Bug ID CSCdu19350).
interface ATM1/0.1 point-to-point description dlci-101, cr3640 ip unnumbered Loopback0 pvc 0/101 tx-ring-limit 3 tx-ring-limit 3
La condición es inofensiva y no afecta el funcionamiento del router.
El ID de bug Cisco CSCdv71623 resuelve un problema con caídas de salida en una interfaz de agrupamiento PPP de links múltiples cuando la velocidad de tráfico está muy por debajo de la velocidad de línea. Este problema se observó en CSCdv89201 en una interfaz ATM con un valor de tx-ring-limit mayor a cinco. El problema se hace particularmente evidente cuando se inhabilita la fragmentación o cuando los pesos del link (límites de tamaño del fragmento) son grandes —comunes en links de mayor velocidad como T1s o E1s— y el tráfico de datos consiste en una mezcla de paquetes pequeños y grandes. La habilitación de la fragmentación y el uso de un tamaño de fragmento pequeño (establecido por el comando de configuración de la interfaz ppp multilink fragment delay) mejora de forma significativa el funcionamiento. No obstante, debe verificar que su router tenga suficiente capacidad de procesamiento para admitir estos altos niveles de fragmentación sin sobrecargar la CPU del sistema, antes de utilizar esto como una solución alternativa.
La identificación de falla de funcionamiento CSCdw29890 de Cisco resuelve un problema con el comando tx-ring-limit que acepta la CLI para los agrupamientos de PVC ATM pero sin funcionar. Sin embargo, normalmente no necesita cambiar tx-ring-limit en los agrupamientos de PVC ATM. El motivo es que al reducir el tamaño de anillo de manera eficaz se pasa todo el uso de la memoria intermedia de transmisión a una cola de QoS, de modo que un paquete de prioridad que llega es transmitido de inmediato para minimizar demoras en interfaces de poca velocidad. Con agrupamientos de PVC ATM, las células de los paquetes de todos los VC con miembros son enviadas simultáneamente (o entrelazadas), entonces, el retardo es minimizado automáticamente.
Ajuste de “tx-ring-limit” en routers 3600 y 2600
Las imágenes actuales del software del IOS de Cisco admiten el ajuste del anillo de transmisión en los módulos de red ATM para los routers de las series 2600 y 3600 de Cisco (ID de bug de Cisco CSCdt73385). El valor actual aparece en el resultado show atm vc.
Comentarios