Cálculo das Taxas de Célula ATM em um Circuito Virtual de Emulação de Circuito

Introduction

O comando show ces circuit interface cbr em um switch ATM do Campus exibe informações detalhadas de circuito para uma conexão de serviço de emulação de circuito (CES) em uma interface de taxa de bits constante (CBR). Entre os valores exibidos estão a taxa de célula e a taxa de bits, como mostrado neste exemplo de saída:

Switch#show ces circuit interface cbr 0/0/1 1 
   Circuit:Name CBR0/0/1:1, Circuit-state ADMIN_UP / Interface CBR0/0/1,    
   Circuit_id 1, Port-Type T1, Port-State UP 
   Port Clocking network-derived, aal1 Clocking Method CESIWF_AAL1_CLOCK_SYNC    
   Channel in use on this port: 1-24 
   Channels used by this circuit: 1-12 
   Cell-Rate: 2043, Bit-Rate 768000 
   cas OFF, cell_header 0x4100 (vci = 1040) 
   Configured CDV 2000 usecs, Measured CDV unavailable 
   De-jitter: UnderFlow unavailable, OverFlow unavaliable 
   ErrTolerance 8, idleCircuitdetect OFF, onHookIdleCode 0x0 
   state: VcActive, maxQueueDepth 42, startDequeueDepth 25 
   Partial Fill: 47, Structured Data Transfer 288    
   Active SoftVC 
   Src:atm addr 47.0091.8100.0000.0061.705a.cd01.4000.0c80.0034.10 vpi 0, vci 1040 
   Dst:atm addr 47.0091.8100.0000.0060.5c71.2001.4000.0c80.1034.10

A taxa de célula calculada varia com o número de timeslots configurados para o circuito, bem como se as opções de CAS (canal associado a preenchimento parcial) e CAS (canal associado a sinalização) estão ativadas.

Este documento esclarece a fórmula que as interfaces CBR que suportam CES usam para calcular a taxa de célula exibida. Isso é feito primeiro ilustrando o formato de uma célula ATM que usa AAL1 (ATM Adaptation Layer 1) e tamanhos de blocos maiores de um byte com CES estruturado.

Prerequisites

Requirements

Não existem requisitos específicos para este documento.

Componentes Utilizados

Este documento não se restringe a versões de software e hardware específicas.

Conventions

Consulte as Convenções de Dicas Técnicas da Cisco para obter mais informações sobre convenções de documentos.

Entender o formato de célula ATM com AAL1

O CES usa a classe de serviço CBR e AAL1 para emular uma conexão de taxa de bits constante, como T1 ou E1. A Recomendação I.363.1 da ITU-T define a AAL1.

Uma célula ATM que usa AAL1 na subcamada AAL "rouba" um byte do campo de payload de 48 bytes da célula para um cabeçalho AAL1. Este byte roubado consiste em dois subcampos: o campo Número de sequência (SN) e o campo Proteção do número de sequência (SNP). Por sua vez, cada subcampo consiste em seus próprios subcampos que fornecem timestamps, números de sequência e outros bits para adaptar a natureza assíncrona do ATM à Camada 1 síncrona. A rede ATM usa esses bits para ajudar a resolver problemas com variação de retardo de célula, inserção incorreta de célula e perda de célula.

A AAL1 transfere dados em dois modos:

• Estruturado—Mapeia um ou mais slots de tempo de nível de sinal digital 0 (DS-0) T1 ou E1 para um circuito virtual permanente (PVC - Permanent Virtual Circuit) ATM. Cada slot ou canal DS-0 representa um único circuito Nx64 que pode transmitir dados CBR a uma taxa de 64 kbps. Por exemplo, muitos codecs de vídeo operam a taxas de Nx64 kbps. O modo estruturado permite configurar cada codec de vídeo para ter um subconjunto da largura de banda T1.

• Desestruturado—Mapeia toda a largura de banda T1 ou E1 ou todos os slots de tempo DS-0 para um ATM PVC.

Ambos os modos usam o byte do cabeçalho AAL1. Além disso, o modo estruturado também rouba outro byte para ser usado como um byte de ponteiro, que depende do tamanho do bloco. Isso é discutido na próxima seção.

Estes diagramas ilustram a diferença entre células AAL1 não estruturadas e estruturadas:

Formato de Unidade de Dados de Protocolo (PDU - Protocol Data Unit) Não Estruturado

Formato de PDU estruturado

Observação: o byte do ponteiro é usado quando o tamanho do bloco no campo de payload é maior que um byte.

Campo	Descrição
Campo Número Sequencial
Indicação de Subcamada de Convergência (CSI)	Carrega um dos dois conjuntos de informações, que dependem da PDU: PDUs com números ímpares — Exibe informações de temporização, especificamente os quatro bits de um carimbo de data/hora residual síncrono (SRTS). Usar um bit em apenas PDUs com números ímpares significa que são necessárias oito PDUs para transmitir um único carimbo de data e hora. Essas informações, juntamente com o relógio de rede ATM comum, permitem reconstruir a sequência de relógio original no lado do receptor. Se o SRTS não for usado, o valor desse campo será definido como zero. PDUs pares numerados—Indica se o quadro está estruturado ou não. Se estruturada, a Cisco exige um byte adicional de sobrecarga a cada oito células quando o tamanho do bloco dentro do campo de payload é maior que um byte. Esse byte é conhecido como byte de ponteiro.
Contagem de Sequências	Suporta um contador modulo-8 para identificar células ATM ausentes, mal-sequenciadas e inseridas.
Campo de Proteção do Número de Sequência
Cyclic Redundancy Check (CRC)-3	Protege informações importantes de cronometragem e sequenciamento transportadas nos campos CSI e contagem de sequência.
Paridade	Fornece proteção adicional contra erros de bit no cabeçalho AAL1. Abrange os sete primeiros bits do cabeçalho, CSI, contagem de sequência e CRC-3.

Entender o byte do ponteiro

A AAL1 estruturada usa blocos de dados de comprimento fixo. Cada bloco consiste em um número de octetos para suportar vários canais de voz do usuário em um circuito virtual (VC). Um ponteiro de payload é necessário em serviço estruturado, pois o bloco AAL1 é maior que um octeto.

O layout real dos dados Nx64 kbps dentro dos blocos depende do tipo de sinalização.

• Sinalização de canal comum—Codificar Nx64 sem sinalização envolve a coleta de um octeto de cada timeslot e depois agrupá-los em sequência.

• Sinalização associada ao canal—Cada bloco AAL1 é dividido em duas seções. O primeiro transporta o payload Nx64 kbps, enquanto o segundo transporta os bits de sinalização. A parte da carga útil da estrutura é um multiframe de comprimento, Nx24 octetos para DS-1 e Nx16 octetos para E1.

O uso do modo estruturado com o byte do ponteiro e a sinalização associada ao canal afetam a fórmula de células CES por segundo. Portanto, isso afeta o número de células necessárias para enviar um determinado valor de kbps de tráfego através do ATM PVC.

Observação: com o modo não estruturado, a função de mapeamento simplesmente mapeia cada bit entre a camada AAL1 e a porta CBR T1 ou E1.

Entender o preenchimento parcial

Um exemplo de voz digitalizada é normalmente um byte, embora muitos codecs de voz usem menos largura de banda. Consulte Voz sobre IP - Consumo de Largura de Banda por Chamada para obter mais informações. A coleção de bytes suficientes, como amostras de voz, para preencher uma célula ATM introduz o atraso na montagem da carga útil da célula na extremidade da transmissão. A recomendação CES do ATM Forum permite que a interface ATM de origem, conhecida como a função de interfuncionamento CES (IWF), transmita apenas células parcialmente preenchidas e use octetos fictícios nas posições de byte não utilizadas para reduzir tal retardo.

Emita o comando ces circuit {id} timeslots {slot ids)} partial-fill {bytes} para definir o número de bytes em cada célula parcialmente preenchida. Observe que o preenchimento parcial reduz o atraso à custa de uma taxa de célula mais alta, como visto nos cenários de exemplo na próxima seção.

Exemplos de cenários de alteração da taxa de célula

Agora que você entende os conceitos explicados neste documento, esta seção mostra como o preenchimento parcial e o CAS afetam a taxa de célula em relação à taxa de bits com base no número de timeslots T1. Ao ler os cenários de exemplo, considere estes pontos:

• As taxas de célula são derivadas pela divisão da taxa de octeto de usuário necessária pelo número de octetos de usuário transportados por célula. Em outras palavras, a taxa de célula geralmente é calculada com uma fórmula que usa 47 bytes por célula, não os 53 bytes completos.

• AAL1 rouba um byte adicional da porção de payload de 48 bytes para um cabeçalho AAL1. Consulte a Recomendação I.363.1 da ITU-T para obter o formato do cabeçalho.

• Durante um ciclo de cada oito células consecutivas, o CES estruturado introduz outro byte para o ponteiro de estrutura AAL1 se o tamanho do bloco for maior que um octeto, o que deixa 46 bytes de payload por célula.

• O preenchimento parcial significa que o CES IWF não espera pelo número completo de amostras de voz de um octeto, mas envia células parcialmente preenchidas para reduzir o atraso de transmissão.

Observação: todas as fórmulas descritas nos cenários de exemplo vêm diretamente da Recomendação CES v2, que você pode baixar sem custo no site ATM Forum.

Esses cenários de exemplo usam um Switch ATM LightStream 1010 com um módulo de adaptador de porta CES (PAM) T1 de quatro portas e o software Cisco IOS® versão 12.0(16). Nessas fórmulas, PCR significa taxa de células de pico e CLP significa prioridade de perda de célula.

Primeiro exemplo: Configuração padrão com CES não estruturado

Fórmulas T1:

• PCR (CLP=0+1) = 1544 kbits por segundo dados do usuário = 4107 células por segundo

• 4107 células por segundo > (1,544 x 106 bits por segundo + 130 ppm) / (47 octetos/célula AAL1 x 8 bits/octeto)

Fórmulas E1:

• PCR (CLP=0+1) = 2048 kbit/s dados do usuário = 5447 células por segundo

• 5447 células por segundo > (2,048 x 106 bits por segundo + 50 ppm) / (47 octetos/célula AAL1 x 8 bits/octeto)

Este exemplo mostra que o CES PAM na verdade usa a fórmula acima e uma taxa de células por segundo de 4107 para o T1 completo.

ls1010-2#show ces circuit interface cbr 3/0/3 0 
   Circuit: Name example1, Circuit-state ADMIN_UP / oper-state UP Interface       
   CBR3/0/3, Circuit_id 0, Port-Type T1, Port-State UP 
   Port Clocking network-derived, aal1 Clocking Method CESIWF_AAL1_CLOCK_SYNC    
   Channel in use on this port: 1-24 
   Channels used by this circuit: 1-24 
   Cell-Rate: 4107, Bit-Rate 1544000 
   cas OFF, cell_header 0xC100 (vci = 3088) 
   Configured CDV 2000 usecs, Measured CDV unavailable 
   De-jitter: UnderFlow 240436, OverFlow 0 
   ErrTolerance 8, idleCircuitdetect OFF, onHookIdleCode 0x0 
   state: VcAlarm, maxQueueDepth 823, startDequeueDepth 435 
   Partial Fill: 47, Structured Data Transfer 0 
   HardPVC 
   src: CBR3/0/3 vpi 0, vci 3088 
   Dst: ATM2/0/0 vpi 0, vci 100    
   interface CBR3/0/3 
      no ip address 
      no ip directed-broadcast 
      ces circuit 0 circuit-name example1 
      ces pvc 0 interface ATM2/0/0 vpi 0 vci 100

Observação: embora o modo não estruturado esteja explicitamente configurado, o comando ces aal1 service structure não aparece na configuração em execução porque esse modo é o padrão.

Segundo exemplo: O CES estruturado sem preenchimento parcial ou CAS

Fórmula:

• (8000 x N) / 46 875

N é o número de timeslots de 64 kbps.

Neste exemplo, um circuito CES estruturado com timeslots de 10 Nx64 kbps é configurado. Observe a taxa de célula calculada: 8000 x 10 / 46,875 = 1707, o que o switch arredonda para 1708.

ls1010-2(config-if)#ces aal1 service structured 
   Changing to Structured deletes Unstructured circuit 0 proceed? [confirm]    
   ls1010-2(config-if)#ces circuit 1 timeslots 1-5,11-15 circuit-name example2    
   ls1010-2#show ces circuit interface cbr 3/0/3 1 
     Circuit: Name example2, Circuit-state ADMIN_UP / oper-state DOWN Interface           
     CBR3/0/3, Circuit_id 1, Port-Type T1, Port-State UP 
     Port Clocking network-derived, aal1 Clocking Method CESIWF_AAL1_CLOCK_SYNC      
     Channel in use on this port: 1-5,11-15 
     Channels used by this circuit: 1-5,11-15 
     Cell-Rate: 1708, Bit-Rate 640000 
     cas OFF, cell_header 0xC100 (vci = 3088) 
     Configured CDV 2000 usecs, Measured CDV unavailable 
     De-jitter: UnderFlow unavailable, OverFlow unavaliable 
     ErrTolerance 8, idleCircuitdetect OFF, onHookIdleCode 0x0 
     state: VcInactive, maxQueueDepth 0, startDequeueDepth 0 
     Partial Fill: 47, Structured Data Transfer 10 
     Passive SoftVC 
     Src: atm addr 47.0091.8100.0000.0060.3e5a.8f01.4000.0c81.803c.10 vpi 0, vci 3088 
     Dst: atm addr default

Terceiro exemplo: CES estruturado com preenchimento parcial

Fórmula:

• (8000 x N) / K

K é o número de octetos preenchidos por célula, ou seja, o valor parcial da célula.

Se você mantiver o mesmo circuito que o Exemplo Dois e simplesmente alterar o valor de preenchimento parcial para 20, observe que a taxa de bits permanece a mesma, e a taxa de célula aumenta significativamente de 1708 a 4002. O motivo disso é que o preenchimento parcial significa que o hardware CES cria uma célula quando ela acumula apenas 20 bytes de payload (normalmente amostras de voz), em vez de 47 bytes.

ls1010-2(config-if)#ces circuit 1 timeslots 1-5,11-15 partial-fill ? 
     <20-47>  Number of octets in each AAL1 Cell    
     ls1010-2(config-if)#ces circuit 1 timeslots 1-5,11-15 partial-fill 20    
     ls1010-2#show ces circuit interface cbr 3/0/3 1 
     Circuit: Name example2, Circuit-state ADMIN_UP / oper-state DOWN Interface           
     CBR3/0/3, Circuit_id 1, Port-Type T1, Port-State UP 
     Port Clocking network-derived, aal1 Clocking Method CESIWF_AAL1_CLOCK_SYNC      
     Channel in use on this port: 1-5,11-15 
     Channels used by this circuit: 1-5,11-15 
     Cell-Rate: 4002, Bit-Rate 640000 
     cas OFF, cell_header 0xC100 (vci = 3088) 
     Configured CDV 2000 usecs, Measured CDV unavailable 
     De-jitter: UnderFlow unavailable, OverFlow unavaliable 
     ErrTolerance 8, idleCircuitdetect OFF, onHookIdleCode 0x0 
     state: VcInactive, maxQueueDepth 0, startDequeueDepth 0 
     Partial Fill: 20, Structured Data Transfer 10 
     Passive SoftVC 
     Src: atm addr 47.0091.8100.0000.0060.3e5a.8f01.4000.0c81.803c.10 vpi 0, vci 3088 
     Dst: atm addr default

Exemplo quatro: CES estruturado com preenchimento parcial e CAS

A fórmula para CES estruturado com preenchimento de célula parcial, N = even, K = o número de octetos de usuário AAL1 preenchidos é:

• 8000 x [Nx49/48] / K

Consulte a seção 5.1 da Recomendação CES v2 para outras fórmulas, que inclui as para enquadramento E1 e J2.

Observação: antes de habilitar o CAS, execute o comando ces dsx1 signalmode robbedbit para habilitar a chamada sinalização de bit roubado para transportar os bits de sinalização ABCD.

ls1010-2(config-if)#ces circuit 1 cas 
   CAS requires: dsx1 signalmode robbedbit on CBR3/0/3    
   ls1010-2(config-if)#ces dsx1 signalmode robbedbit    
   ls1010-2#show ces circuit interface cbr 3/0/3 1 
     Circuit: Name example2, Circuit-state ADMIN_UP / oper-state DOWN Interface           
     CBR3/0/3, Circuit_id 1, Port-Type T1, Port-State UP 
     Port Clocking network-derived, aal1 Clocking Method CESIWF_AAL1_CLOCK_SYNC      
     Channel in use on this port: 1-5,11-15 
     Channels used by this circuit: 1-5,11-15 
     Cell-Rate: 4096, Bit-Rate 640000 
     cas ON, cell_header 0xC100 (vci = 3088) 
     Configured CDV 2000 usecs, Measured CDV unavailable 
     De-jitter: UnderFlow unavailable, OverFlow unavaliable 
     ErrTolerance 8, idleCircuitdetect OFF, onHookIdleCode 0x0 
     state: VcInactive, maxQueueDepth 0, startDequeueDepth 0 
     Partial Fill: 20, Structured Data Transfer 245 
     Passive SoftVC 
     Src: atm addr 47.0091.8100.0000.0060.3e5a.8f01.4000.0c81.803c.10 vpi 0, vci 3088 
     Dst: atm addr default

Informações Relacionadas

• Páginas de Suporte da Tecnologia ATM
• Suporte Técnico e Documentação - Cisco Systems