目錄

簡介

串列介面上存在哪些超支？

相關資訊

簡介

本檔案將說明序列介面上的溢位。

串列介面上存在哪些溢位？

A.當串列接收器硬體無法將接收到的資料交給硬體緩衝區（因為輸入速率超過了接收器處理資料的能力）時，show interface Serial 0命令的輸出中會出現溢位。

這是由於硬體限制所致。當晶片的內部先進先出(FIFO)緩衝區已滿但仍在嘗試處理傳入流量時，會發生溢位。串列控制器晶片內部FIFO有限。

例如，某些晶片只有256位元組的緩衝區空間。來自網路的資料被接收到緩衝器，然後晶片嘗試將資料從緩衝器移動到路由器的共用儲存器以供CPU處理。如果晶片無法以比介面上接收資料的速率更快的速度將資料從其內部FIFO緩衝區移動到共用記憶體中，則內部FIFO緩衝區已滿，傳入資料被丟棄，溢位計數器增加。

相關資訊

- 技術支援與文件 - Cisco Systems