

Содержание

[Введение](#)

[Перед началом работы](#)

[Условные обозначения](#)

[Предварительные условия](#)

[Используемые компоненты](#)

[Общие сведения](#)

[Алгоритмы буфера](#)

[Память для принимаемых пакетов](#)

[Поток пакетов в ToFab BMA](#)

[Память с пакетной передачей данных](#)

[Поток пакетов в FrFab BMA](#)

[Дополнительные сведения](#)

Введение

Этот документ объясняет, как считать выходные данные **команд покажите очередь controller frfab и show controller tofab queue**. Это также дает подробный обзор базовой архитектуры Интернет-маршрутизатора Cisco 12000 серии, отнесенного к этим специальным очередям.

Перед началом работы

Условные обозначения

[Дополнительные сведения об условных обозначениях в документах см. Cisco Technical Tips Conventions.](#)

Предварительные условия

Для данного документа отсутствуют предварительные условия.

Используемые компоненты

Информация в данном документе основана на следующих положениях:

- Интернет-маршрутизатор Cisco 12000 серии
- Все версии программного обеспечения Cisco IOS©

Сведения, содержащиеся в данном документе, были получены с устройств в специальной лабораторной среде. Все устройства, описанные в данном документе, были запущены с конфигурацией по умолчанию. При работе с реальной сетью необходимо полностью осознавать возможные результаты использования всех команд.

Общие сведения

Каждый маршрутизатор (Cisco) IP-маршрутизаторов серии Cisco 12000 имеет два типа памяти:

позволяет в основном встроенному процессору выполнить программное обеспечение Cisco IOS и таблицы маршрутизации сети хранилища (База данных переадресации - FIB, смежность).

- Пакетная память (Синхронная динамическая память динамическая память DRAM - SDRAM): Пакетная память линейной карты временно хранит пакеты данных в ожидании принятия процессором линейной карты решений о коммутации.

Этот документ фокусируется исключительно на Пакетной памяти, которая разделена на два банка: ToFab и FrFab (к Матрице и от Матрицы). Память ToFab используется для пакетов, входящих в один из интерфейсов на LC и передаваемых на матрицу, в то время, как память FrFab memory используется для пакетов, исходящих из интерфейса на LC из матрицы.

Очереди Tofab и Frfab – наиболее важные понятия для эффективного устранения неисправностей заблокированных пакетов в интернет- маршрутизаторе Cisco серии 12000. [Более подробно см. раздел "Устранение неполадок пропущенных пакетов и сброса из-за недостатка памяти на Интернет-маршрутизаторах серии Cisco 12000".](#)

Примечание: ToFab (к матрице) и Rx (получено маршрутизатором) — это два разных названия одного понятия, так же как и FrFab (от матрицы) и Tx (передано маршрутизатором). Например, ToFab управление буфером ASIC (BMA) также называют RxBMA. Данный документ использует соглашение ToFab/FrFab, но в других местах возможно использование номенклатуры Rx/Tx.

Доступ к памяти пакетов выполнен с помощью прикладной интегральной схемы управления буфером (BMA). BMA обеспечивает функции буферизации пакетов и управления буфером очереди для линейной платы. Все пакеты проходят два раза через BMA - однажды входение и однажды выходящий. Другими словами, пакеты достигают модуль интерфейса физического модуля (PLIM), задерживаются на короткое время в буферах SDRAM, а затем читаются из буферов и доставляются в модуль матричного интерфейса ASIC (FIA). Здесь эти пакеты делятся на ячейки Cisco и передаются в коммутационную матрицу. После этого пакеты попадают из коммутационной матрицы с помощью ASIC матричного интерфейса на линейную плату для выходного трафика. Они повторно собраны, переходят к Буферам SDRAM, затем к PLIM, и наконец передаваемый на проводе.

Алгоритмы буфера

В ПО Cisco IOS реализуется алгоритм выделения буфера, делящий память SDRAM на буферы разных размеров. GRP и другие источники предоставляют инструкции по вырезанию линейной карте, которая тогда выполняет инструкции. Существуют различные типы, вырезает. Например, простое вырезает, создает пул буферов такого же размера, в то время как комплекс вырезает, создает множественные пулы других размеров, с каждым пулом, содержащим буферы одинакового размера.

Все буферы одного размера объединены в один пул. Один пул всегда выделяется для использования механизмом межпроцессорного взаимодействия (IPC). Каждая связанная очередь статической RAM (QSRAM) обновляется заголовком очереди, окончанием, длиной, пороговой величиной длины, связанными адресами буферов в SDRAM и следующим элементом в очереди.

Выделение буфера на линейной плате происходит в результате следующих последовательно возникающих условий:

- Загрузка через шину обслуживания (MBUS) – Простой вызов с целью выделения буферов для размещения загруженного образа программного обеспечения Cisco IOS.
- Образ ПО Cisco IOS на месте - простой LC вырезает вызов включить Межпроцессное взаимодействие (IPC) так, чтобы GRP мог использовать IPC для предоставления LC, начальная буква вырезает спецификацию. Все доступные модули SDRAM были повторно выделены.
- После включения IPC – используя IPC GRP может вызвать сложное выделение LC несколько раз для повторного динамического выделения всей SDRAM./.
- Настройка вручную или изменение MTU (Максимальный размер передаваемого блока данных) на одном интерфейсе заставляют память быть повторно вырезанной. Очереди FrFab вырезаны до максимального значения размера блока данных целой системы, тогда как очереди ToFab вырезаны до максимального значения размера блока данных карты частичного канала. **Примечание:** Мы только повторно вырезаем, если мы изменяем *максимальное значение размера блока данных* для линейной карты (Очереди ToFab), или если мы изменяем *максимальное значение размера блока данных* для целой системы (Очереди FrFab). Например, если уже существует интерфейс с MTU 4470 на той линейной карте (Очереди ToFab) или в целой системе (Очереди FrFab), изменение MTU от 1500 до 4470 ничего не изменяет.

Смотрите на следующий пример:

```
Router#attach 1Entering Console for 1 Port Packet Over SONET OC-48c/STM-16 in Slot: 1Type "exit"
to end this sessionPress RETURN to get started!LC-Slot1>enableLC-Slot1#show controllers tofab
queuesCarve information for ToFab buffersSDRAM size: 268435456 bytes, address: 30000000, carve
base: 30019100268332800 bytes carve size, 4 SDRAM bank(s), 16384 bytes SDRAMpagesize, 2
carve(s) max buffer data size 4544 bytes, min buffer data size 80 bytes 262140/262140
buffers specified/carved 240637152/240637152 bytes sum buffer sizes specified/carved
Qnum Head Tail #Qelem LenThresh ---- ---- ----
----- 4 non-IPC free queues: 115254/115254 (buffers specified/carved), 43.96%, 80
byte data size 1 201 115454 115254 262143 81202/81202
(buffers specified/carved), 30.97%, 608 byte data size 2 115455 196656
81202 262143 41910/41910 (buffers specified/carved), 15.98%, 1568 byte data size
3 196657 238566 41910 262143 23574/23574 (buffers specified/carved),
8.99%, 4544 byte data size 4 238567 262140 23574 262143 IPC Queue:
200/200 (buffers specified/carved), 0.7%, 4112 byte data size 30 131 130
200 262143 Raw Queue: 31 0 0 0 65535 ToFab
Queues: Dest Slot 0 0 0 0 262143 1
0 0 0 262143 2 0 0 0 262143
3 0 0 0 262143 4 0 0 0
262143 5 0 0 0 262143 6 0 0
0 262143 7 0 0 0 262143 8 0 0
0 262143 9 0 0 0 262143 10 0 0
0 262143 11 0 0 0 262143 12 0 0
0 262143 13 0 0 0 262143 14 0 0
0 262143 15 0 0 0 262143 Multicast 0 0
0 262143
```

Вы видите, что было два, вырезает, так как эта линейная карта была в порядке, и что существует четыре пула: 80, 608, 1568, и 4544.

Теперь измените MTU на одном интерфейсе, принадлежащем этой линейной карте:

```
Router(config)#interface pos1/0Router(config-if)#mtu ?<64-18020> MTU size in
bytesRouter(config-if)#mtu 2000
```

Теперь подключите с LC и проверьте то, что изменилось:

```
LC-Slot1#show control tofab queueCarve information for ToFab buffers SDRAM size: 268435456
```

```

bytes, address: 30000000, carve base: 30019100 268332800 bytes carve size, 4 SDRAM bank(s),
16384 bytes SDRAMpagesize, 3 carve(s) max buffer data size 4112 bytes, min buffer data size
80 bytes 262142/262142 buffers specified/carved 247054400/247054400 bytes sum buffer sizes
specified/carved Qnum Head Tail #Qelem LenThresh ---- ----
----- 4 non-IPC free queues: 91680/91680 (buffers
specified/carved), 34.97%, 80 byte data size 1 202 201 91680
262143 65485/65485 (buffers specified/carved), 24.98%, 608 byte data size 2
91884 91883 65485 262143 49769/49769 (buffers specified/carved), 18.98%,
1568 byte data size 3 157366 207134 49769 262143 55008/55008
(buffers specified/carved), 20.98%, 2048 byte data size 4 207135 262142
55008 262143 IPC Queue: 200/200 (buffers specified/carved), 0.7%, 4112 byte data
size 30 118 117 200 262143 Raw Queue: 31 206
205 0 65535 ToFab Queues: Dest Slot 0 0
0 0 262143 1 0 0 0 262143 2
0 0 0 262143 3 0 0 0 262143
4 0 0 0 262143 5 0 0 0
262143 6 0 0 0 262143 7 206 205
0 262143 8 0 0 0 262143 9 0 0
0 262143 10 0 0 0 262143 11 0 0
0 262143 12 0 0 0 262143 13 0 0
0 262143 14 0 0 0 262143 15 0 0
0 262143 Multicast 0 0 0 262143

```

Существуют теперь три, вырезает, и максимальный размер буфера для очереди не-IPC составляет 2048 байтов вместо 4544.

Очереди FrFab остаются неизменными:

```

LC-Slot1#show controllers frfab queues Carve information for FrFab buffers SDRAM size:
268435456 bytes, address: 20000000, carve base: 2039D100 264646400 bytes carve size, 4 SDRAM
bank(s), 16384 bytes SDRAMpagesize, 3 carve(s) max buffer data size 9248 bytes, min buffer
data size 80 bytes 251927/251927 buffers specified/carved 209883344/209883344 bytes sum
buffer sizes specified/carved Qnum Head Tail #Qelem LenThresh
----- 6 non-IPC free queues:
123349/123349 (buffers specified/carved), 48.96%, 80 byte data size 1 210 209
123349 262143 75519/75519 (buffers specified/carved), 29.97%, 608 byte data size
2 123552 123551 75519 262143 37759/37759 (buffers specified/carved),
14.98%, 1568 byte data size 3 199069 236827 37759 262143
2516/2516 (buffers specified/carved), 0.99%, 2048 byte data size 4 236828 239343
2516 262143 7551/7551 (buffers specified/carved), 2.99%, 4544 byte data size
5 239344 246894 7551 262143 5033/5033 (buffers specified/carved),
1.99%, 9248 byte data size 6 246895 251927 5033 262143 IPC Queue:
200/200 (buffers specified/carved), 0.7%, 4112 byte data size 30 52 51
200 262143 Multicast Raw Queue: 29 0 0 0 62981
Raw Queue: 31 52 51 0 251928 Interface Queues: 0
210 209 0 262143

```

Максимальный размер буфера составляет 9248 байтов. Теперь, настройте MTU 10000 на еще одном интерфейсе на другой карте:

```

Router(config-if)#interface pos5/0 Router(config-if)#mtu ? <64-18020> MTU size in bytes
Router(config-if)#mtu 10000 LC-Slot1#show contr frfab queues Carve information for FrFab buffers
SDRAM size: 268435456 bytes, address: 20000000, carve base: 2039D100 264646400 bytes carve
size, 4 SDRAM bank(s), 16384 bytes SDRAMpagesize, 4 carve(s) max buffer data size 10064
bytes, min buffer data size 80 bytes 257309/257309 buffers specified/carved
213496016/213496016 bytes sum buffer sizes specified/carved Qnum Head Tail
#Qelem LenThresh ---- ---- ---- ----- 5 non-IPC free
queues: 128556/128556 (buffers specified/carved), 49.96%, 80 byte data size 1
204 203 128556 262143 77133/77133 (buffers specified/carved), 29.97%,
608 byte data size 2 128758 128757 77133 262143 38566/38566
(buffers specified/carved), 14.98%, 1568 byte data size 3 205890 244455
38566 262143 7713/7713 (buffers specified/carved), 2.99%, 4544 byte data size
4 244456 252168 7713 262143 5141/5141 (buffers specified/carved),
1.99%, 10064 byte data size 5 252169 257309 5141 262143 IPC Queue:

```

```

200/200 (buffers specified/carved), 0.7%, 4112 byte data size      30      24      23
200      262143      Multicast Raw Queue:      29      0      0      0      64327
Raw Queue:      31      24      23      0      257310      Interface Queues:      0
205      204      0      262143

```

Существуют теперь четыре, вырезает для очередей FrFab, и максимальный размер буфера изменился на 10064 байта.

Примечание: На линейных картах Packet over SONET (POS), настроенных с инкапсуляцией Протокола PPP, происходит согласование Maximum Receive Unit (MRU), но это не отрегулировало максимальный размер передаваемого блока данных. Кроме того, когда MTU изменен на интерфейсе, PPP - подключения не перезагружены.

Память для принимаемых пакетов

Эту память выделяют в разных пулах пакетных буферов. Чтобы видеть, как получить память вырезана, можно подключить к Линейной карте и выполнить команду **show controller tofab queue**, как продемонстрировано ниже:

```

Router#attach ?<0-15> slot number of linecard to connect <cr>Router#attach 1Entering Console
for 1 Port SONET based SRP OC-12c/STM-4 in Slot: 1 Type "exit" to end this session Press
RETURN to get started! LC-Slot1>enableLC-Slot1# LC-Slot1#show controllers tofab queuesCarve
information for ToFab buffers SDRAM size: 33554432 bytes, address: 30000000, carve base:
30029100 33386240 bytes carve size, 4 SDRAM bank(s), 8192 bytes SDRAM pagesize, 2 carve(s)
max buffer data size 9248 bytes, min buffer data size 80 bytes 40606/40606 buffers
specified/carved 33249088/33249088 bytes sum buffer sizes specified/carved Qnum
Head Tail #Qelem LenThresh ---- ---- ---- -----
5 non-IPC free queues: 20254/20254 (buffers specified/carved), 49.87%, 80 byte data
size 1 17297 17296 20254 65535 12152/12152 (buffers
specified/carved), 29.92%, 608 byte data size 2 20548 20547 12152
65535 6076/6076 (buffers specified/carved), 14.96%, 1568 byte data size 3
32507 38582 6076 65535 1215/1215 (buffers specified/carved), 2.99%,
4544 byte data size 4 38583 39797 1215 65535 809/809
(buffers specified/carved), 1.99%, 9248 byte data size 5 39798 40606 809
65535 IPC Queue: 100/100 (buffers specified/carved), 0.24%, 4112 byte data size
30 72 71 100 65535 Raw Queue: 31 0 17302
0 65535 ToFab Queues: Dest Slot 0 0 0
0 65535 1 0 0 0 65535 2 0 0
0 65535 3 0 0 0 65535 4 0 0
0 65535 5 0 17282 0 65535 6 0 0
0 65535 7 0 75 0 65535 8 0 0
0 65535 9 0 0 0 65535 10 0 0
0 65535 11 0 0 0 65535 12 0 0
0 65535 13 0 0 0 65535 14 0 0
0 65535 15 0 0 0 65535 Multicast 0 0
0 65535 LC-Slot1#

```

В расположенном ниже списке приведены описания некоторых ключевых полей из предыдущего примера:

- **SDRAM size: 33554432 байт, адрес: 30000000, точка отсчета: 30029100** - размер памяти для принимаемых пакетов и расположения адреса, где это начинается.
- **максимальный размер данных буфера 9248 байт, минимальный размер данных буфера 80 байт** – Максимальный и минимальный размеры буфера.
- **Заданные/разделенные буферы 40606/40606** - Буферизуют для вырезания заданные программным обеспечением Cisco IOS и количеством буферов, фактически вырезанных.
- **произвольные очереди без IPC (использования межпроцессорного взаимодействия)** -

буферные пулы не-IPC являются пулами буферов пакетов. В зависимости от размера принимаемых линейной платой пакетов им выделяется буфер из одного из этих пулов буферов. Возможно иметь только три произвольных очереди без IPC (использования межпроцессорного взаимодействия); если плата будет Ethernet, то у вас не будет пула 4k, но только пула до 1.5k. Причина в том, что деление очередей ToFab осуществляется в соответствии с максимальным размером передаваемого блока данных (MTU) для данной конкретной линейной платы. В примере выходных данных показано пять пулов буфера пакетов размером 80, 608, 1568, 4544, и 9248 байт. Подробные сведения для каждого пула приведены ниже: **20254/20254 (buffers specified/carved), 49.87%, 80 byte data size - 49,87%**

- **Очередь IPC зарезервирована для сообщений механизма межпроцессорного взаимодействия от LC до GRP.**
- **Прямая очередь – когда входящий пакет назначен в буфер произвольной очередью без использования межпроцессорного взаимодействия (IPC), он ставится в прямую очередь.** Необработанная очередь FIFO обрабатывается процессором LC во время прерываний. Если в колонке #Qelem строки Raw Queue присутствует очень большое число, это означает, что слишком много пакетов ожидает CPU, и они начнут пропускаться, так как CPU не может справиться с нагрузкой. Однако это очень редко.
- **Очередь ToFab -** Виртуальные очереди вывода (VOQ); одна на каждый конечный слот плюс одна для трафика групповой адресации. В последней части предыдущего примера показано 15 виртуальных очередей вывода. Это - 12012 маршрутизаторов, которые были первоначально разработаны как шасси с 15 слотами; очереди 13 - 15 не используются.

После того, как ЦП входной линейной платы срывает куш решение о коммутации, пакет ставится в очередь на виртуальной очереди вывода, соответствующей слоту, где предназначен пакет. Число в четвертом столбце – это количество пакетов, находящихся в виртуальной очереди вывода.

[Поток пакетов в ToFab BMA](#)

Шаг 1 - пакет входит в интерфейсный модуль физического уровня (PLIM). Когда получается и обрабатывается пакет, прямой доступ к памяти в ЗУ небольшой емкости (около двух буферов максимального размера передаваемого блока данных) называется пакетная память FIFO. Объем памяти зависит от типа линейной платы (от 128 Кбайт до 1 Мбайта).

Шаг 2 - Когда пакет находится полностью в FIFO - памяти, специализированной интегральной схеме (ASIC) на PLIM, связывается с Buffer Management ASIC (BMA) и просит буфер вставлять пакет. BMA получает сведения о размере пакета и размещает его в соответствующем буфере. Если BMA не может получить буфер нужного размера, пакет отброшен, и "проигнорированный" счетчик инкрементно увеличен на входящем интерфейсе. В отличие от других платформ механизм восстановления в данном случае не применим.

Шаг 3 – пока это происходит, PLIM может получать другой пакет в FIFO пакетной памяти,

потому что его размер 2xMTU. Если в правой очереди имеется доступный свободный буфер, BMA сохраняет пакет в списке свободной очереди соответствующего размера. Этот буфер размещен в Прямую очередь, которая исследована ASIC Salsa или ЦП R5K, в зависимости от типа устройства переключения линейной карты.

Шаг 4. В модуле 0 LC CPU R5K определяет место назначения пакета, сверяясь со своими локальными таблицами распределенной коммутации Cisco Express Forwarding (dCEF) в DRAM. Затем он перемещает буфер из прямой очереди в очередь ToFabric в соответствии со слотом назначения. Если этого получателя нет в таблицах dCEF, пакет отбрасывается. Если пакет является контрольным (например, обновления маршрута), он ставится в очередь GRP и обрабатывается GRP. На 12016 маршрутизаторах существует 17 очередей ToFab (16 индивидуальных рассылок плюс одна Групповая адресация).

Шаг 5 - ToFab BMA ставит буфер в соответствующую очередь ToFab. На этом этапе счетчик пула #Qelem, откуда поступил буфер, уменьшается на единицу, а счетчик очереди ToFab увеличивается на единицу.

Примечание: Существует одна очередь ToFab на линейную карту (это включает GRP). Эти очереди известны как Виртуальные очереди вывода (VOQ) (VOQ). Они важны для предотвращения блокирования заголовка очереди.

Шаг 6 - Fabric Interface ASIC (FIA) видит, что очередь вывода не пуста. FIA установлен для сегментации пакета в 48 байтовых ячеек. 8-байтовый заголовок добавляется в пакет и 56-байтовая ячейка Cisco передается через коммутационную матрицу.

Память с пакетной передачей данных

В памяти с пакетной передачей данных хранятся пакеты, исходящие из коммутационной матрицы и находящиеся в ожидании передачи на физический интерфейс. Эта память также разделяется на пулы различного объема.

Из GRP можно подключиться к линейной плате и выполнить команду show controller frfab queue, чтобы отобразить память передаваемого пакета. В дополнение к полям в Выводе ToFab выходные данные FrFab отображают раздел "Очередей интерфейса". Выходные данные зависят от типа и количества интерфейсов выходной линейной платы.

Одна такая очередь существует для каждого интерфейса на линейной карте. Пакеты, предназначенные для конкретного интерфейса, ставятся в очередь соответствующего интерфейса.

```
LC-Slot1#show controller frfab queue===== Line Card (Slot 2) =====Carve information for
FrFab buffers   SDRAM size: 16777216 bytes, address: 20000000, carve base: 2002D100 16592640
bytes carve size, 0 SDRAM bank(s), 0 bytes SDRAM pagesize, 2 carve(s)  max buffer data size
9248 bytes, min buffer data size 80 bytes 20052/20052 buffers specified/carved
16581552/16581552 bytes sum buffer sizes specified/carved          Qnum  Head      Tail
#Qelem LenThresh      ----      ----      ----      -----      -----      5 non-IPC
free queues:          9977/9977 (buffers specified/carved), 49.75%, 80 byte data size
1          101          10077          9977          65535          5986/5986 (buffers
specified/carved), 29.85%, 608 byte data size          2          10078          16063          5986
65535          2993/2993 (buffers specified/carved), 14.92%, 1568 byte data size          3
16064          19056          2993          65535          598/598 (buffers specified/carved),
2.98%, 4544 byte data size          4          19057          19654          598          65535
398/398 (buffers specified/carved), 1.98%, 9248 byte data size          5          19655
20052          398          65535          IPC Queue:          100/100 (buffers specified/carved),
```

```

0.49%, 4112 byte data size      30      77      76      100      65535      Raw
Queue:      31      0      82      0      65535      Interface Queues:
0      0      0      0      65535      1      0      0
0      65535      2      0      0      0      65535      3      0
0      0      65535

```

В расположенном ниже списке приведены описания некоторых ключевых полей из предыдущего примера:

- **Произвольные очереди без IPC (использования межпроцессорного взаимодействия):** Эти очереди являются пулами буферов пакетов других размеров. Когда пакет получают через матрицу, из одной из очередей берется буфер соответствующего размера и в него копируется пакет, а буфер помещается в соответствующую очередь выходного интерфейса. **Примечание:** Существуют как много пулов по мере необходимости для всего маршрутизатора. Вследствие этого, для очередей FrFab выделяется максимальное значение MTU в системе. Это является другим для очередей ToFab, которые вырезаны до максимального значения размера блока данных карты частичного канала.
- **Очередь IPC:** Зарезервированный для Межпроцессного взаимодействия обменивается сообщениями от GRP до LC.
- **Очереди интерфейсов:** Эти очереди для интерфейсов, не для номеров слота. Последним номером (65535) является TX-queue-limit. Это номера определяет максимальная длина любой очереди и может быть настроено командой **TX-queue limit** на Механизме 0 линейных карт. Если возникает перегрузка, данная команда может предотвратить буферизацию входящей LC большего числа пакетов интерфейсной очереди для данного порта, чем задано. Это число должно быть достаточно низким, чтобы не включать все очереди FrFab для данного интерфейса. Однако с помощью этой настройки невозможно указать, какие пакеты будут отбрасываться на исходящем LC. [Более подробно см. раздел "Устранение неполадок пропущенных пакетов и сброса из-за недостатка памяти на Интернет-маршрутизаторах серии Cisco 12000".](#)

[Поток пакетов в FrFab BMA](#)

На этом этапе ячейки Cisco были переданы по коммутационной матрице FIA.

Шаг 1 – Эти ячейки Cisco проходят при помощи DMA в FIFO на FrFab FIA, и затем в буфер на FrFab BMA. FrFab BMA является тем, который фактически делает повторную сборку ячеек в пакет.

Как FrFab BMA определяет, в какой буфер поместить ячейки перед их повторной сборкой? Это еще одно решение, созданное модулем коммутатора входящей линейной карты. Так как все очереди на всей коробке являются одинаковым размером и в том же заказе, устройство переключения говорит LC передачи помещать пакет в ту же очередь номера, от которой это ввело маршрутизатор.

Очереди frFab BMA SDRAM можно просматривать с помощью команды show controller frfab queue на LC.

Шаг 2 – Данный шаг аналогичен выводу ToFab BMA. Пакеты поступают и помещаются в пакеты, исключенные из соответствующих свободных очередей. Эти пакеты размещаются в очередь FrFab и ставятся в очередь на любом очередь интерфейса (существует одна очередь на физический порт), или rawQ для обработки выходных данных. Не много

происходит в rawQ: для каждого порта репликация групповой адресации, Modified Deficit Round Robin (MDRR) - та же идея как Distributed Weighted Fair Queuing (DWFQ) и выходная Согласованная скорость доступа (CAR). Если очередь передачи загружена, пакет отбрасывается и счетчик исходящих отбрасываний увеличивается.

Шаг 3 - FrFab BMA ждет, пока часть TX PLIM не готова передать пакет. FrFab BMA выполняет фактическую перезапись Media Access Control (MAC) (например, на основе информации, содержащейся в заголовке ячейки Cisco) и выполняет DMA пакета по небольшому (также 2xMTU) буферу в схеме PLIM. PLIM производит сегментацию и повторную сборку (SAR) Технологии ATM и Synchronous Optical NETwork (SONET) инкапсуляцию, где необходимо, а также передачу пакета.

[Дополнительные сведения](#)

- [Устранение неполадок, связанных с игнорируемыми пакетами и нехваткой памяти на IP-маршрутизаторе серии Cisco 12000](#)
- [Устранение неисправностей при просмотре входной информации на Интернет-маршрутизаторе Cisco серии 12000](#)
- [Как читать выходные данные команды Show Controller fia](#)
- [Техническая поддержка - Cisco Systems](#)