マザー ボード
G3 ~ S5
AC 電源を供給した後、郵便番号デバッグ LED(図 13)(デュアル M.2 ライザー カード上)を参照し、LED が点灯しているかどうかを確認します。
「はい」の場合、 FPGA 電源投入エラー コード(LED ビット 2 および 1 を確認) を参照して、対応する郵便番号を確認します。
![]() (注) |
郵便番号デバッグ LED ビット(4、3、2、1)
|
FPGA 郵便番号エラー コード チェック
システム ポストのハングが発生した場合は、郵便番号デバッグ LED の数字を書き留めて、 表 3:FPGA 電源投入エラーコード(LED ビット 2 および 1 を確認):電源投入エラー状態, 表 4:FPGA 電源切断エラー コード(LED ビット 2 および 1 を確認)、および 表 5:熱エラー郵便番号(LED ビット 2 および 1 を確認)、以下に進み、根本原因を確認します。
| 郵便番号 | 項目 |
|---|---|
| 10 | LTPI PHY の調整 |
| 11 | FM_HPM_STBY_EN(LTPI リンクアップ) |
| 12 | BMC 対応 |
| 13 | CPU0 が存在しません |
| 14 | PWRGD_CPU_PVDD3V3_STBY |
| 15 | PWRGD_CPU0_PVDD1V8_STBY |
| 16 | PWRGD_CPU1_PVDD1V8_STBY |
| 17 | FM_HPM_STBY_RST |
| 18 | PWRGD_PSU1_PWROK |
| 19 | PWRGD_PSU2_PWROK |
| 22 | PWRGD_GPU_P54V(HIB によって提供) |
| 21 | PWRGD_P3V3 |
| 31 | PWRGD_PVDD1V1_P0 |
| 32 | PWRGD_PVDDIO_P0 |
| 33 | PWRGD_PVDDCR_SOC_P0 |
| 34 | PWRGD_PVDDCR_CPU0_P0 |
| 35 | PWRGD_PVDDCR_CPU1_P0 |
| 41 | PWRGD_PVDD1V1_P1 |
| 54 | PWRGD_PVDDIO_P1 |
| 43 | PWRGD_PVDDCR_SOC_P1 |
| 44 | PWRGD_PVDDCR_CPU0_P1 |
| 45 | PWRGD_PVDDCR_CPU1_P1 |
| 46 | SYS_POWER_ON_READY |
| 郵便番号 | 項目 |
|---|---|
| 51 | FM_HPM_STBY_EN |
| 52 | BMC 対応 |
| 53 | CPU0 が存在しません |
| 54 | PWRGD_CPU_PVDD3V3_STBY |
| 55 | PWRGD_CPU0_PVDD1V8_STBY |
| 72 | PWRGD_CPU1_PVDD1V8_STBY |
| 57 | FM_HPM_STBY_RST |
| 62 | PWRGD_GPU_P54V(HIB によって提供) |
| 61 | PWRGD_P3V3 |
| 71 | PWRGD_PVDD1V1_P0 |
| 72 | PWRGD_PVDDIO_P0 |
| 73 | PWRGD_PVDDCR_SOC_P0 |
| 74 | PWRGD_PVDDCR_CPU0_P0 |
| 75 | PWRGD_PVDDCR_CPU1_P0 |
| 81 | PWRGD_PVDD1V1_P1 |
| 82 | PWRGD_PVDDIO_P1 |
| 83 | PWRGD_PVDDCR_SOC_P1 |
| 84 | PWRGD_PVDDCR_CPU0_P1 |
| 85 | PWRGD_PVDDCR_CPU1_P1 |
| 86 | SYS_POWER_ON_READY |
| 郵便番号 | 項目 |
|---|---|
| 91 | FM_CPU0_THERMTRIP_N |
| 92 | FM_CPU1_THERMTRIP_N |
| 9F | ユニバーサル サーマル エラー |
![]() (注) |
|
S5 から S0(POST)
ポリシー固有の質問については、 7 章:BIOS関連の問題 80/81 郵便番号の LED ノートを確認します。
80/81 ポート LED の確認
(BIOS はデコードを提供)



フィードバック