回線エミュレーション仮想回線のATMセルレートを計算する方法

概要

キャンパス ATM スイッチで show ces circuit interface cbr コマンドを実行すると、固定ビット レート（CBR）インターフェイスでの回線エミュレーション サービス（CES）の接続の詳細な回線情報が表示されます。この出力例に示されているように、表示されている値にはセル レートとビット レートがあります。

Switch#show ces circuit interface cbr 0/0/1 1 
   Circuit:Name CBR0/0/1:1, Circuit-state ADMIN_UP / Interface CBR0/0/1,    
   Circuit_id 1, Port-Type T1, Port-State UP 
   Port Clocking network-derived, aal1 Clocking Method CESIWF_AAL1_CLOCK_SYNC    
   Channel in use on this port: 1-24 
   Channels used by this circuit: 1-12 
   Cell-Rate: 2043, Bit-Rate 768000 
   cas OFF, cell_header 0x4100 (vci = 1040) 
   Configured CDV 2000 usecs, Measured CDV unavailable 
   De-jitter: UnderFlow unavailable, OverFlow unavaliable 
   ErrTolerance 8, idleCircuitdetect OFF, onHookIdleCode 0x0 
   state: VcActive, maxQueueDepth 42, startDequeueDepth 25 
   Partial Fill: 47, Structured Data Transfer 288    
   Active SoftVC 
   Src:atm addr 47.0091.8100.0000.0061.705a.cd01.4000.0c80.0034.10 vpi 0, vci 1040 
   Dst:atm addr 47.0091.8100.0000.0060.5c71.2001.4000.0c80.1034.10

計算されたセルレートは、回線に設定されているタイムスロットの数、および部分的な充填と個別線信号方式(CAS)オプションが有効になっているかどうかによって異なります。

このドキュメントでは、CESをサポートするCBRインターフェイスが、表示されるセルレートの計算に使用する公式を明らかにしています。これは、まず、ATM Adaptation Layer 1(AAL1)を使用するATMセルの形式と、構造化CESを使用して1バイトより大きいブロックサイズを示すことで行われます。

前提条件

要件

このドキュメントに特有の要件はありません。

使用するコンポーネント

このドキュメントの内容は、特定のソフトウェアやハードウェアのバージョンに限定されるものではありません。

表記法

ドキュメント表記の詳細は、『シスコ テクニカル ティップスの表記法』を参照してください。

AAL1でのATMセル形式について

CESはCBRサービスクラスとAAL1を使用して、T1やE1などの固定ビットレート接続をエミュレートします。ITU-T勧告I.363.1はAAL1を定義しています。

AALサブレイヤでAAL1を使用するATMセルは、AAL1ヘッダーのセルの48バイトのペイロードフィールドからのバイトを「ロブ」します。この損失バイトは、次の2つのサブフィールドで構成されます。シーケンス番号(SN)フィールドとシーケンス番号保護(SNP)フィールドです。ATMの非同期特性を同期レイヤ1に適応するために、各サブフィールドはタイムスタンプ、シーケンス番号、その他のビットを提供する独自のサブフィールドで構成されます。ATMネットワークでは、セル遅延変動、セルの誤挿入、セル損失の問題を解決します。

AAL1は、次の2つのモードでデータを転送します。

• 構造化：1つ以上のT1またはE1デジタル信号レベル0(DS-0)タイムスロットをATM相手先固定接続(PVC)にマッピングします。 各DS-0タイムスロットまたはチャネルは、64 kbpsのレートでCBRデータを送信できる単一のNx64回線を表します。たとえば、多くのビデオコーデックはNx64 kbpsレートで動作します。構造化モードでは、各ビデオコーデックにT1帯域幅のサブセットを設定できます。

• 非構造化：T1またはE1の帯域幅全体、またはすべてのDS-0タイムスロットをATM PVCにマッピングします。

どちらのモードもAAL1ヘッダーバイトを使用します。また、構造化モードは、ブロックサイズに応じて、ポインタバイトとして使用するために別のバイトをロブします。これについては、次のセクションで説明します。

次の図は、非構造化AAL1セルと構造化AAL1セルの違いを示しています。

非構造化プロトコルデータユニット(PDU)形式

構造化PDUの形式

注：ポイロードフィールドのブロックサイズが1バイトより大きい場合は、ポインタバイトが使用されます。

フィールド	説明
[シーケンス番号]フィールド
コンバージェンスサブレイヤ表示(CSI)	PDUに応じて、次の2つの情報セットのいずれかを伝送します。 奇数PDU：タイミング情報(特に同期残余タイムスタンプ(SRTS)の4ビット)を伝送します。 奇数のPDUに1ビットを使用すると、1つのタイムスタンプを伝送するのに8つのPDUが必要になります。この情報は、共通のATMネットワーククロックとともに、受信側で元のクロックシーケンスを再構築できます。SRTSを使用しない場合、このフィールドの値は0に設定されます。 偶数PDU：フレームが構造化PDUか非構造化PDUかを示します。構造化されている場合、ペイロードフィールド内のブロックサイズが1バイトを超えると、8セルごとに追加のバイトのオーバーヘッドが必要になります。このバイトはポインタバイトと呼ばれます。
シーケンス数	モジュロ8カウンタをサポートし、ATMセルの順序の誤り、挿入ミス、欠落を特定します。
シーケンス番号保護フィールド
巡回冗長検査(CRC)-3	CSIおよびシーケンスカウントフィールドで伝送される重要なタイミングおよびシーケンス情報を保護します。
パリティ	AAL1ヘッダーのビットエラーに対する追加の保護を提供します。ヘッダーの最初の7ビット（CSI、シーケンス数、およびCRC-3）をカバーします。

ポインタバイトについて

構造化AAL1は、固定長のデータブロックを使用します。各ブロックは、仮想回線(VC)内で複数のユーザ音声チャネルをサポートするオクテットの数で構成されます。AAL1ブロックは1オクテットよりも大きいため、構造化サービスではペイロードポインタが必要です。

ブロック内のNx64 kbpsデータの実際のレイアウトは、シグナリングのタイプによって異なります。

• 共通チャネルシグナリング：シグナリングなしでNx64をエンコードするには、各タイムスロットから1つのオクテットを収集し、それらを順番にグループ化します。

• 個別線信号方式：各AAL1ブロックは2つのセクションに分かれています。1つ目はNx64 kbpsペイロードを伝送し、2つ目はシグナリングビットを伝送します。この構造のペイロード部分は、長さが1つのマルチフレーム、DS-1ではNx24オクテット、E1ではNx16オクテットです。

ポインタバイトと個別線信号方式の両方で構造化モードを使用すると、CESセル/秒の式に影響します。したがって、これはATM PVCを介して特定のkbps値のトラフィックを送信するために必要なセルの数に影響します。

注：非構造化モードでは、マッピング機能はAAL1レイヤとT1またはE1 CBRポート間のすべてのビットをマッピングするだけです。

部分塗りつぶしを理解する

デジタル化された音声サンプルは通常1バイトですが、多くの音声コーデックでは使用する帯域幅が少なくなります。詳細については、『VoIP - コール単位の帯域幅の使用量』を参照してください。ATMセルを満たすのに十分なバイト（音声サンプルなど）を収集すると、送信端でセルペイロードアセンブリ遅延が発生します。ATMフォーラムのCES勧告では、CESインターワーキング機能(IWF)と呼ばれる送信元ATMインターフェイスが、部分的に充填されたセルのみを送信し、未使用のバイト位置でダミーオクテットを使用して、遅延を減らすことを可能にします。

ces circuit {id} timeslots {slot ids)} partial-fill {bytes}コマンドを発行して、各部分的に充填されたセルのバイト数を設定します。次のセクションのシナリオ例で示すように、部分的な充填により、セルレートが高くなっても遅延が減少することに注意してください。

セルレートの変更のシナリオ例

このドキュメントで説明する概念を理解したので、このセクションでは、T1タイムスロットの数に基づいて、ビットレートに関して、部分的な塗り潰しとCASがセルレートにどのように影響するかを示します。シナリオの例を読む際は、次の点を考慮してください。

• セルレートは、必要なユーザのオクテットレートを、セルごとに伝送されるユーザオクテットの数で割った値によって算出されます。つまり、セルレートは通常、セルあたり47バイトを使用する式で計算され、完全な53バイトではありません。

• AAL1は、AAL1ヘッダーの48バイトのペイロード部分からさらにバイトをルーティングします。ヘッダーの形式については、ITU-T勧告I.363.1を参照してください。

• 8つの連続するセルのサイクル中に、ブロックのサイズが1オクテットより大きい場合、構造化CESはAAL1構造ポインタに別のバイトを導入し、セルあたり46ペイロードバイトを残します。

• 部分的な埋め込みは、CES IWFが1オクテットの音声サンプルの完全な数を待機せず、送信遅延を減らすために部分的に埋め込まれたセルを送信することを意味します。

注：例のシナリオで説明する式はすべて、CES v2 Recommendationから直接入手できます 。ATMフォーラムのWebサイトから無償でダウンロードできます。

これらのシナリオ例では、4ポートT1 CESポートアダプタモジュール(PAM)とCisco IOS®ソフトウェアリリース12.0(16)を搭載したLightStream 1010 ATMスイッチを使用します。 これらの式では、PCRはピークセルレート、CLPはセル廃棄優先を表します。

例1:非構造化CES での標準の設定

T1式：

• PCR(CLP=0+1)= 1544 kbits/秒ユーザデータ= 4107セル/秒

• 4107セル/秒>（1.544 x 106ビット/秒+ 130 ppm）/（47 AAL1オクテット/セルx 8ビット/オクテット）

E1式：

• PCR(CLP=0+1)= 2048 kbit/sユーザデータ= 5447セル/秒

• 5447セル/秒>（2.048 x 106ビット/秒+ 50 ppm）/（47 AAL1オクテット/セルx 8ビット/オクテット）

この例は、CES PAMが実際に上記の式と、完全なT1に対する1秒あたりのセル数4107を使用していることを示しています。

ls1010-2#show ces circuit interface cbr 3/0/3 0 
   Circuit: Name example1, Circuit-state ADMIN_UP / oper-state UP Interface       
   CBR3/0/3, Circuit_id 0, Port-Type T1, Port-State UP 
   Port Clocking network-derived, aal1 Clocking Method CESIWF_AAL1_CLOCK_SYNC    
   Channel in use on this port: 1-24 
   Channels used by this circuit: 1-24 
   Cell-Rate: 4107, Bit-Rate 1544000 
   cas OFF, cell_header 0xC100 (vci = 3088) 
   Configured CDV 2000 usecs, Measured CDV unavailable 
   De-jitter: UnderFlow 240436, OverFlow 0 
   ErrTolerance 8, idleCircuitdetect OFF, onHookIdleCode 0x0 
   state: VcAlarm, maxQueueDepth 823, startDequeueDepth 435 
   Partial Fill: 47, Structured Data Transfer 0 
   HardPVC 
   src: CBR3/0/3 vpi 0, vci 3088 
   Dst: ATM2/0/0 vpi 0, vci 100    
   interface CBR3/0/3 
      no ip address 
      no ip directed-broadcast 
      ces circuit 0 circuit-name example1 
      ces pvc 0 interface ATM2/0/0 vpi 0 vci 100

注：非構造化モードは明示的に設定されますが、ces aal1 service structuredコマンドは実行コンフィギュレーションには表示されません。これは、このモードがデフォルトであるためです。

例2:パーシャルフィルまたはCAS のない構造化CES

計算式：

• (8000 x N)/46.875

Nは64 kbpsのタイムスロットの数です。

この例では、10 Nx64 kbpsタイムスロットを持つ構造化CES回線が設定されています。計算されたセルレートを確認します。8000 x 10 / 46.875 = 1707。スイッチはさらに1708に切り上げます。

ls1010-2(config-if)#ces aal1 service structured 
   Changing to Structured deletes Unstructured circuit 0 proceed? [confirm]    
   ls1010-2(config-if)#ces circuit 1 timeslots 1-5,11-15 circuit-name example2    
   ls1010-2#show ces circuit interface cbr 3/0/3 1 
     Circuit: Name example2, Circuit-state ADMIN_UP / oper-state DOWN Interface           
     CBR3/0/3, Circuit_id 1, Port-Type T1, Port-State UP 
     Port Clocking network-derived, aal1 Clocking Method CESIWF_AAL1_CLOCK_SYNC      
     Channel in use on this port: 1-5,11-15 
     Channels used by this circuit: 1-5,11-15 
     Cell-Rate: 1708, Bit-Rate 640000 
     cas OFF, cell_header 0xC100 (vci = 3088) 
     Configured CDV 2000 usecs, Measured CDV unavailable 
     De-jitter: UnderFlow unavailable, OverFlow unavaliable 
     ErrTolerance 8, idleCircuitdetect OFF, onHookIdleCode 0x0 
     state: VcInactive, maxQueueDepth 0, startDequeueDepth 0 
     Partial Fill: 47, Structured Data Transfer 10 
     Passive SoftVC 
     Src: atm addr 47.0091.8100.0000.0060.3e5a.8f01.4000.0c81.803c.10 vpi 0, vci 3088 
     Dst: atm addr default

例3:パーシャルフィルのある構造化CES

計算式：

• (8000 x N)/K

Kは、セルごとに塗りつぶされたオクテットの数で、セルの一部の値です。

例2と同じ回路を維持し、単に部分的な塗り潰し値を20に変更した場合、ビットレートは同じままであり、セルレートは1708から4002に大幅に増加することに注意してください。この理由は、部分的な充填とは、CESハードウェアが47バイトではなく、ペイロード（通常は音声サンプル）を20バイトだけ累積したときにセルを作成することを意味します。

ls1010-2(config-if)#ces circuit 1 timeslots 1-5,11-15 partial-fill ? 
     <20-47>  Number of octets in each AAL1 Cell    
     ls1010-2(config-if)#ces circuit 1 timeslots 1-5,11-15 partial-fill 20    
     ls1010-2#show ces circuit interface cbr 3/0/3 1 
     Circuit: Name example2, Circuit-state ADMIN_UP / oper-state DOWN Interface           
     CBR3/0/3, Circuit_id 1, Port-Type T1, Port-State UP 
     Port Clocking network-derived, aal1 Clocking Method CESIWF_AAL1_CLOCK_SYNC      
     Channel in use on this port: 1-5,11-15 
     Channels used by this circuit: 1-5,11-15 
     Cell-Rate: 4002, Bit-Rate 640000 
     cas OFF, cell_header 0xC100 (vci = 3088) 
     Configured CDV 2000 usecs, Measured CDV unavailable 
     De-jitter: UnderFlow unavailable, OverFlow unavaliable 
     ErrTolerance 8, idleCircuitdetect OFF, onHookIdleCode 0x0 
     state: VcInactive, maxQueueDepth 0, startDequeueDepth 0 
     Partial Fill: 20, Structured Data Transfer 10 
     Passive SoftVC 
     Src: atm addr 47.0091.8100.0000.0060.3e5a.8f01.4000.0c81.803c.10 vpi 0, vci 3088 
     Dst: atm addr default

例4:パーシャルフィルおよびCAS での構造化CES

部分的なセルの充填を含む構造化CESの式、N =偶数、K =満たされたAAL1ユーザオクテットの数：

• 8000 x [Nx49/48] / K

E1およびJ2フレーミングを含むその他の式に関するCES v2勧告 のセクション5.1を参照してください。

注：CASを有効にする前に、ces dsx1 signalmode robbedbitコマンドを発行し、いわゆるrobbed-bitシグナリングを有効にしてABCDシグナリングビットを伝送します。

ls1010-2(config-if)#ces circuit 1 cas 
   CAS requires: dsx1 signalmode robbedbit on CBR3/0/3    
   ls1010-2(config-if)#ces dsx1 signalmode robbedbit    
   ls1010-2#show ces circuit interface cbr 3/0/3 1 
     Circuit: Name example2, Circuit-state ADMIN_UP / oper-state DOWN Interface           
     CBR3/0/3, Circuit_id 1, Port-Type T1, Port-State UP 
     Port Clocking network-derived, aal1 Clocking Method CESIWF_AAL1_CLOCK_SYNC      
     Channel in use on this port: 1-5,11-15 
     Channels used by this circuit: 1-5,11-15 
     Cell-Rate: 4096, Bit-Rate 640000 
     cas ON, cell_header 0xC100 (vci = 3088) 
     Configured CDV 2000 usecs, Measured CDV unavailable 
     De-jitter: UnderFlow unavailable, OverFlow unavaliable 
     ErrTolerance 8, idleCircuitdetect OFF, onHookIdleCode 0x0 
     state: VcInactive, maxQueueDepth 0, startDequeueDepth 0 
     Partial Fill: 20, Structured Data Transfer 245 
     Passive SoftVC 
     Src: atm addr 47.0091.8100.0000.0060.3e5a.8f01.4000.0c81.803c.10 vpi 0, vci 3088 
     Dst: atm addr default

関連情報

• ATM テクノロジーに関するサポート ページ
• テクニカル サポートとドキュメント – Cisco Systems