Calcolo delle soglie di EC-BIT sui controller DSP coerenti

Opzioni per il download

  • PDF     (262.2 KB)
    Visualizza con Adobe Reader su diversi dispositivi
  • ePub     (84.1 KB)
    Visualizza in diverse app su iPhone, iPad, Android, Sony Reader o Windows Phone
  • Mobi (Kindle)     (71.5 KB)
    Visualizza su dispositivo Kindle o tramite app Kindle su più dispositivi
Aggiornato:11 agosto 2023
ID documento:220664

Linguaggio senza pregiudizi

La documentazione per questo prodotto è stata redatta cercando di utilizzare un linguaggio senza pregiudizi. Ai fini di questa documentazione, per linguaggio senza di pregiudizi si intende un linguaggio che non implica discriminazioni basate su età, disabilità, genere, identità razziale, identità etnica, orientamento sessuale, status socioeconomico e intersezionalità. Le eventuali eccezioni possono dipendere dal linguaggio codificato nelle interfacce utente del software del prodotto, dal linguaggio utilizzato nella documentazione RFP o dal linguaggio utilizzato in prodotti di terze parti a cui si fa riferimento. Scopri di più sul modo in cui Cisco utilizza il linguaggio inclusivo.

Informazioni su questa traduzione

Cisco ha tradotto questo documento utilizzando una combinazione di tecnologie automatiche e umane per offrire ai nostri utenti in tutto il mondo contenuti di supporto nella propria lingua. Si noti che anche la migliore traduzione automatica non sarà mai accurata come quella fornita da un traduttore professionista. Cisco Systems, Inc. non si assume alcuna responsabilità per l’accuratezza di queste traduzioni e consiglia di consultare sempre il documento originale in inglese (disponibile al link fornito).

    Introduzione

    In questo documento viene descritto come calcolare e configurare le soglie di ec-bit sui controller DSP coerenti.

    Prerequisiti

    Cisco consiglia di acquisire familiarità con la terminologia delle reti ottiche e con il Network Convergence System serie 1000.

    Premesse

    Un bit ec o corretto per errori rappresenta un singolo bit di errore ricevuto su un controller DSP coerente. La funzione FEC (Forward Error Correction) corregge automaticamente i bit errati entro la soglia del rapporto di errore di bit massimo (BER, Maximum Bit Error Ratio) elencata nella tabella. Per altre apparecchiature Cisco con controller DSP coerenti, consultare la documentazione del prodotto per la soglia BER.

    ID prodotto Tipo di modulazione Tipo FEC Soglia BER pre-FEC
    ONS-CFP2-WDM QPSK (100 G) Soft Decision al 7% 1,0E-2
    ONS-CFP2-WDM QPSK (100 G) Soft Decision al 20% 3,6E-2
    ONS-CFP2-WDM 16-QAM (200G E 250G) Soft Decision al 7% 0,75 E-2
    ONS-CFP2-WDM 16-QAM (200G E 250G) Soft Decision al 20% 2,4E-2
    NCS1K4-1,2T-K9 tutto Soft Decision al 15% 2,0E-2
    NCS1K4-1,2T-K9 tutto Soft Decision al 27% 3,75E-2

    Origine

    Tabella 4. https://www.cisco.com/c/en/us/products/collateral/optical-networking/network-convergence-system-1000...

    Tabella 6. https://www.cisco.com/c/en/us/products/collateral/optical-networking/network-convergence-system-1000...

    I bit errati che superano il rapporto di errore del bit massimo (BER) non vengono corretti e incrementati come errori post-FEC. A seconda della configurazione, gli errori post-FEC possono passare al client o causare uno squelch della porta del client.

    Squelch disabilita la trasmissione dalle interfacce client per la durata dell'errore del trunk. La configurazione della soglia dei bit ec permette il rilevamento proattivo della degradazione del segnale prima dell'incremento degli errori post-FEC.

    Questa configurazione non prevede né protegge da burst di parole non corrette.

    È possibile visualizzare il BER corrente di un controller DSP coerente con show controller coerenteDSP 0/0/0/x.

    RP/0/RP0/CPU0:NCS1002_1# show controller coherentDSP 0/0/0/5
Tue Jul 18 14:54:19.399 UTC

Port : CoherentDSP 0/0/0/5
Controller State : Up
Inherited Secondary State : Normal
Configured Secondary State : Normal
Derived State : In Service
Loopback mode : None
BER Thresholds : SF = 1.0E-5 SD = 1.0E-7
Performance Monitoring : Enable

Alarm Information:
LOS = 6 LOF = 3 LOM = 1
OOF = 3 OOM = 4 AIS = 0
IAE = 0 BIAE = 0 SF_BER = 0
SD_BER = 0 BDI = 6 TIM = 0
FECMISMATCH = 0 FEC-UNC = 1
Detected Alarms : None

Bit Error Rate Information
PREFEC BER : 5.8E-03
POSTFEC BER : 0.0E+00

TTI :
Remote hostname : NCS1002_2
Remote interface : CoherentDSP 0/0/0/5
Remote IP addr : 0.0.0.0

FEC mode : Soft-Decision 20

AINS Soak : None
AINS Timer : 0h, 0m
AINS remaining time : 0 seconds

    Requisiti

    Questa configurazione richiede un dispositivo con controller DSP coerenti, come NCS1002 o NCS1004.

    Componenti usati

    In questo esempio vengono utilizzati:

    • NCS1002 su XR 7.3.2 con connettori ONS-CFP2-WDM configurati in modalità slice 200G.
    • NCS1004 su XR 7.9.1 con NCS1K4-1.2T-K9 configurato in modalità mixer 400G.

    Le informazioni discusse in questo documento fanno riferimento a dispositivi usati in uno specifico ambiente di emulazione. Su tutti i dispositivi menzionati nel documento la configurazione è stata ripristinata ai valori predefiniti. Se la rete è operativa, valutare attentamente eventuali conseguenze derivanti dall'uso dei comandi.

    Configurazione

    Gli intervalli di 30 secondi, 15 minuti e 24 ore di monitoraggio delle prestazioni (PM, Performance Monitoring) possono avere tutti una soglia di ec bit.

    1. Determinare il bit rate del controller DSP coerente per ciascun intervallo PM.

    La velocità del trunk viene visualizzata in varie posizioni a seconda della piattaforma. NCS1002 elenca la velocità trunk in show hw-module slice x

    RP/0/RP0/CPU0:NCS1002_1# show hw-module slice 0
Tue Jul 18 15:42:17.725 UTC
Slice ID: 0
Status: Provisioned
Client Bitrate: 100
Trunk Bitrate: 200
DP FPGA FW Type: X100
DP FPGA FW Version: 01.01
HW Status: CURRENT

    NCS1004 fornisce la larghezza di banda sotto show controller coerente 0/x/0/y.

    RP/0/RP0/CPU0:NCS1004_71# show controller coherentDSP 0/1/0/0
Tue Jul 18 12:10:59.777 CDT

Port : CoherentDSP 0/1/0/0
Controller State : Up
Inherited Secondary State : Normal
Configured Secondary State : Normal
Derived State : In Service
Loopback mode : None
BER Thresholds : SF = 1.0E-5 SD = 1.0E-7
Performance Monitoring : Enable
Bandwidth : 400.0Gb/s

Alarm Information:
LOS = 1 LOF = 1 LOM = 0
OOF = 1 OOM = 1 AIS = 0
IAE = 0 BIAE = 0 SF_BER = 0
SD_BER = 0 BDI = 0 TIM = 0
FECMISMATCH = 0 FEC-UNC = 0 FLEXO_GIDM = 0
FLEXO-MM = 0 FLEXO-LOM = 0 FLEXO-RDI = 0
FLEXO-LOF = 0
Detected Alarms : None

Bit Error Rate Information
PREFEC BER : 8.78E-04
POSTFEC BER : 0.00E+00
Q-Factor : 9.80 dB

Q-Margin : 4.80dB

Instantaneous Q-Margin : 4.50 dB 

    Una velocità in bit di 200 Gb/s fornisce questo numero di bit per ciascun intervallo PM.

    • 30-sec: 2E11 bit/secondo * 30 secondi = 6E12 bit
    • 15 min: 2E11 bit/secondo * 60 secondi * 15 minuti = 1,8E14 bit
    • 24 ore: 2E11 bit/secondo * 60 secondi * 60 minuti * 24 ore = 1,728E16 bit

    Una velocità in bit di 400 Gbps offre il doppio di queste velocità:

    • 30-sec: 4E11 bit/secondo * 30 secondi = 1,2E13 bit
    • 15-min: 4E11 bit/secondo * 60 secondi * 15 minuti = 3,6E14 bit
    • 24 ore: 4E11 bit/secondo * 60 secondi * 60 minuti * 24 ore = 3,46E16 bit

    2. Calcolare la soglia massima consentita di bit corretti per l'errore per intervallo. Ripetere questi passaggi per l'intervallo di 15 minuti. Poiché la soglia di 24 ore ha un'utilità limitata, non è necessario calcolarla.

    Esempio 1: un segnale da 200 G che utilizza il 20% di SoftDecision (SD) FEC ha un massimo di BER pre-FEC di 2,4E-2 dalla tabella.

    • 30-sec: 6E12 bit * 2,4E-2 BER = 1,44E11 ec-bit = 14400000000 ec-bit
    • 15-min: 1,8E14 bit * 2,4E-2 BER = 4,32E12 ec-bit = 4320000000000 ec-bit

    Esempio 2: un segnale da 400 G con FEC SD del 27% ha una tolleranza massima pre-FEC BER di 3,75E-2.

    • 30-sec: 1,2E13 bit * 3,75E-2 = 4,5E11 = 450000000000 ec-bit
    • 15-min: 3,6E14 bit * 3,75E-2 = 1,35E13 = 135000000000000 ec-bit

    In generale, configurare la soglia del bit ec tra il BER corrente e la tolleranza massima.

    Ad esempio, un controller DSP coerente con 400 GB può segnalare un valore BER medio di 8,83E-4, per un totale di 10596000000 bit errati in un intervallo di 30 secondi.

    Per evitare avvisi di superamento della soglia (TCA) non necessari in show logging, impostare una soglia maggiore di questo valore.

    Questo esempio imposta la soglia entro il 20% circa della tolleranza massima dei bit errati.

    3. Configurare la soglia ec-bits sul controller coerente DSP.

    Esempio 1: NCS1002 con velocità trunk di 200 G e FEC con SoftDecision al 20%.

    RP/0/RP0/CPU0:NCS1002_1# configure
Tue Jul 18 17:22:14.088 UTC
RP/0/RP0/CPU0:NCS1002_1(config)# controller coherentDSP 0/0/0/5
RP/0/RP0/CPU0:NCS1002_1(config-CoDSP)# pm 30-sec fec threshold ec-bits 115200000000
RP/0/RP0/CPU0:NCS1002_1(config-CoDSP)# pm 15-min fec threshold ec-bits 3456000000000
RP/0/RP0/CPU0:NCS1002_1(config-CoDSP)# commit

    Esempio 2: NCS1004 con NCS1K4-1.2T-K9 con modalità di ponder 400G e FEC SoftDecision al 27%.

    RP/0/RP0/CPU0:NCS1004_1# configure
Tue Jul 18 11:52:17.915 CDT
RP/0/RP0/CPU0:NCS1004_1(config)# controller coherentDSP 0/1/0/0
RP/0/RP0/CPU0:NCS1004_1(config-CoDSP)# pm 30-sec fec threshold ec-bits 360000000000
RP/0/RP0/CPU0:NCS1004_1(config-CoDSP)# pm 15-min fec threshold ec-bits 10800000000000
RP/0/RP0/CPU0:NCS1004_1(config-CoDSP)# commit

    Ripetere questi passaggi per tutti i controller DSP coerenti in servizio, inclusi i dispositivi remoti.

    Esempio di rete

    NCS1002_1 0/0/0/5 <—> 0/0/0/5 NCS1002_2

    NCS1004_1 0/1/0/0 <—> 0/1/0/0 NCS1004_1

    Configurazioni

    Per disabilitare la segnalazione di tutti i TCA per ec-bit, utilizzare i comandi:

    RP/0/RP0/CPU0:NCS1004_1(config-CoDSP)# pm 30-sec fec report ec-bits disable
RP/0/RP0/CPU0:NCS1004_1(config-CoDSP)# pm 15-min fec report ec-bits disable
RP/0/RP0/CPU0:NCS1004_1(config-CoDSP)# pm 24-hour fec report ec-bits disable
RP/0/RP0/CPU0:NCS1004_1(config-CoDSP)# commit

    Verifica

    Verificare che le modifiche siano state applicate con show run controller coerenteDSP 0/x/0/y.

    RP/0/RP0/CPU0:NCS1002_1# show run controller coherentDSP 0/0/0/5
Tue Jul 18 17:47:03.392 UTC
controller CoherentDSP0/0/0/5
 pm 15-min fec threshold ec-bits 3800000000000
 pm 30-sec fec threshold ec-bits 130000000000
!
    RP/0/RP0/CPU0:NCS1004_1# show run controller coherentDSP 0/1/0/0
Tue Jul 18 12:39:46.782 CDT
controller CoherentDSP0/1/0/0
 pm 15-min fec threshold ec-bits 12000000000000
 pm 30-sec fec threshold ec-bits 400000000000
!

    Cronologia delle revisioni

    Revisione Data di pubblicazione Commenti
    1.0
    28-Jul-2023
    Versione iniziale
    TAC Authored

    Contributo dei tecnici Cisco

    • Andrew Farmer
      Tecnico di consulenza

    Questo documento ti è stato utile?

    FeedbackFeedback

    Contattaci

    Questo documento si applica a questi prodotti