Inhalt

Einführung

Problem

Lösung

Ähnliche Diskussionen in der Cisco Support Community

Einführung

In diesem Dokument wird erläutert, wie die Eingangspuffer der Cisco Nexus 7000 (N7k) Cisco Nexus 7000 48-Port 1- und 10-Gigabit-Ethernet F2-Serie Module (F2) und der Cisco Nexus 7000 Enhanced F2-Serie 48-Port Fiber 1 und 10 Gigabit Ethernet-Module geändert werden. (F2e) Linecards für Virtual Lane 3 (VL3).

Außerdem sehen Sie die Menge an Eingangspufferungskapazität, die Sie nach Änderung dieser Werte für VL3 gewinnen.

Problem

Die Verwendung von Fibre Channel over Ethernet (FCoE)-Multihop-Verbindungen zwischen Rechenzentren über Entfernungen von mehr als 2 Kilometern kann zu Einbrüchen führen. Standardmäßig verfügen die F2/F2e-Linecards über 0 Seiten im Latenzpuffer, um Pakete nach dem Senden der Pause in die Warteschlange zu stellen. Dies führt zu einem Abbruch der Eingabe bei FCoE-Multihop-Schnittstellen über große Entfernungen.

Der Latenzpuffer ist wie folgt definiert:

PL_STOP - HWM (PL_Pause) = LB (Latenzpuffer)

Die oben genannten Werte werden als Seiten angezeigt. Jede Seite hat ungefähr 384 Byte.

Nachfolgend wird die Kapazität des Eingangspuffers von VL3 mit der standardmäßigen FCoE-QoS-Richtlinie aufgeführt:

EX

module-10# show hardware internal mac port 1 qos configuration | begin IB | end EB

IB

Port page limit : 3584 (1376256 Bytes)

VL#  HWM pages(bytes)  LWM pages(bytes) Used PL_STOP(HWM & LWM) SPAN

pages                    THR

0    1107 (  425088)   1035 (  397440)     0     1107   1035    100

1       2 (     768)      1 (     384)     0        2      1      1

2       2 (     768)      1 (     384)     0        2      1      1

3    1053 (  404352)   1029 (  395136)     0     1053   1029    100

4    1107 (  425088)   1083 (  415872)     0     1107   1083    100

5     231 (   88704)    159 (   61056)     0      231    159     57

6       2 (     768)      1 (     384)     0        2      1      1

7       2 (     768)      1 (     384)     0        2      1      1

Credited DWRR WT: 216 (0xd8) Uncredited DWRR WT: 144 (0x90)

DWRR honor UC = FALSE

Leak Lo weight = 0xd8, enabled = FALSE

EB

PL_STOP und High Water Mark (HWM) haben denselben Wert. Hier sehen Sie, dass der Latenzpuffer standardmäßig 0 Seiten hat. Zur Unterstützung von FCoE über große Entfernungen müssen diese Werte geändert werden.

Lösung

Zuerst müssen Sie die "default-4q-7e-in-policy"-Richtlinienzuordnung für Quality of Service (QoS) duplizieren:

Switch(config)# qos copy policy-map type queuing ?

*** No matching command found in current mode, matching in (exec) mode ***

default-4q-7e-in-policy   Default 7-ethernet input queuing policy

default-4q-7e-out-policy  Default 7-ethernet output queuing policy

Switch(config)# qos copy policy-map type queuing default-4q-7e-in-policy prefix 7I_

Unten sehen Sie die Bytemenge, die dem Latenzpuffer von VL3 zugewiesen wurde, nachdem Sie die Service-Richtlinien geändert haben.

Hinweis: Es wird erst ein Latenzpuffer angezeigt, wenn Sie ATLEAST 60 % des Warteschlangenlimits der "ndrop"-Richtlinie zuweisen.

Die Richtlinien werden in Schritten von 10 bis 99 % geändert.

60/40 ingess buffer allocation

==============================

policy-map type queuing 7I_4q-7e-in

class type queuing c-4q-7e-drop-in

service-policy type queuing 7I_4q-7e-drop-in

queue-limit percent 40

class type queuing c-4q-7e-ndrop-in

service-policy type queuing 7I_4q-7e-ndrop-in

queue-limit percent 60

interface Ethernet2/5

service-policy type queuing input 7I_4q-7e-in

module-2# show hardware internal mac port 5 qos configuration | begin IB | end EB

IB

Port page limit : 3584 (1376256 Bytes)

VL#  HWM pages(bytes)  LWM pages(bytes) Used PL_STOP(HWM & LWM) SPAN

pages                    THR

0     624 (  239616)    576 (  221184)     0      624    576    100

1       2 (     768)      1 (     384)     0        2      1      1

2     624 (  239616)    576 (  221184)     0      624    576    100

3    1913 (  734592)   1889 (  725376)     0     2126   1889    100

4       2 (     768)      1 (     384)     0        2      1      1

5     124 (   47616)     52 (   19968)     0      124     52     31

6       2 (     768)      1 (     384)     0        2      1      1

7       2 (     768)      1 (     384)     0        2      1      1

Credited DWRR WT: 216 (0xd8) Uncredited DWRR WT: 144 (0x90)

DWRR honor UC = FALSE

Leak Lo weight = 0xd8, enabled = FALSE

EB

60/40 weisen dem vl3-Latenzpuffer 81792 Byte zu.

PL_STOP - HWM * 384 Byte

2126 - 1913 = 213 Seiten * 384 = 81792 Byte

70/30 ingress buffer allocation

===============================

policy-map type queuing 7I_4q-7e-in

class type queuing c-4q-7e-drop-in

service-policy type queuing 7I_4q-7e-drop-in

queue-limit percent 30

class type queuing c-4q-7e-ndrop-in

service-policy type queuing 7I_4q-7e-ndrop-in

queue-limit percent 70

interface Ethernet2/5

service-policy type queuing input 7I_4q-7e-in

module-2# show hardware internal mac port 5 qos configuration | begin IB | end EB

IB

Port page limit : 3584 (1376256 Bytes)

VL#  HWM pages(bytes)  LWM pages(bytes) Used PL_STOP(HWM & LWM) SPAN

pages                    THR

0     463 (  177792)    415 (  159360)     0      463    415    100

1       2 (     768)      1 (     384)     0        2      1      1

2     463 (  177792)    415 (  159360)     0      463    415    100

3    1987 (  763008)   1963 (  753792)     0     2484   1963    100

4       2 (     768)      1 (     384)     0        2      1      1

5      88 (   33792)     16 (    6144)     0       88     16     22

6       2 (     768)      1 (     384)     0        2      1      1

7       2 (     768)      1 (     384)     0        2      1      1

Credited DWRR WT: 216 (0xd8) Uncredited DWRR WT: 144 (0x90)

DWRR honor UC = FALSE

Leak Lo weight = 0xd8, enabled = FALSE

EB

70/30 weist dem VL3-Latenzpuffer 190848 Byte zu.

policy-map type queuing 7I_4q-7e-in

class type queuing c-4q-7e-drop-in

service-policy type queuing 7I_4q-7e-drop-in

queue-limit percent 20

class type queuing c-4q-7e-ndrop-in

service-policy type queuing 7I_4q-7e-ndrop-in

queue-limit percent 80

interface Ethernet2/5

service-policy type queuing input 7I_4q-7e-in

module-2# show hardware internal mac port 5 qos configuration | begin IB | end EB

IB

Port page limit : 3584 (1376256 Bytes)

VL#  HWM pages(bytes)  LWM pages(bytes) Used PL_STOP(HWM & LWM) SPAN

pages                    THR

0     302 (  115968)    254 (   97536)     0      302    254     75

1       2 (     768)      1 (     384)     0        2      1      1

2     302 (  115968)    254 (   97536)     0      302    254     75

3    1875 (  720000)   1851 (  710784)     0     2841   1851    100

4       2 (     768)      1 (     384)     0        2      1      1

5      52 (   19968)     46 (   17664)     0       52     46     13

6       2 (     768)      1 (     384)     0        2      1      1

7       2 (     768)      1 (     384)     0        2      1      1

Credited DWRR WT: 216 (0xd8) Uncredited DWRR WT: 144 (0x90)

DWRR honor UC = FALSE

Leak Lo weight = 0xd8, enabled = FALSE

EB

80/20 weist dem VL3-Latenzpuffer 370944 Byte zu.

policy-map type queuing 7I_4q-7e-in

class type queuing c-4q-7e-drop-in

service-policy type queuing 7I_4q-7e-drop-in

queue-limit percent 10

class type queuing c-4q-7e-ndrop-in

service-policy type queuing 7I_4q-7e-ndrop-in

queue-limit percent 90

interface Ethernet2/5

service-policy type queuing input 7I_4q-7e-in

module-2# show hardware internal mac port 5 qos configuration | begin IB | end EB

IB

Port page limit : 3584 (1376256 Bytes)

VL#  HWM pages(bytes)  LWM pages(bytes) Used PL_STOP(HWM & LWM) SPAN

pages                    THR

0     141 (   54144)     93 (   35712)     0      141     93     35

1       2 (     768)      1 (     384)     0        2      1      1

2     141 (   54144)     93 (   35712)     0      141     93     35

3    1055 (  405120)   1031 (  395904)     0     3199   1031    100

4       2 (     768)      1 (     384)     0        2      1      1

5      16 (    6144)     10 (    3840)     0       16     10      4

6       2 (     768)      1 (     384)     0        2      1      1

7       2 (     768)      1 (     384)     0        2      1      1

Credited DWRR WT: 216 (0xd8) Uncredited DWRR WT: 144 (0x90)

DWRR honor UC = FALSE

Leak Lo weight = 0xd8, enabled = FALSE

EB

90/10 weist dem VL3-Latenzpuffer 823.296 Byte zu

policy-map type queuing 7I_4q-7e-in

class type queuing c-4q-7e-drop-in

service-policy type queuing 7I_4q-7e-drop-in

queue-limit percent 1

class type queuing c-4q-7e-ndrop-in

service-policy type queuing 7I_4q-7e-ndrop-in

queue-limit percent 99

interface Ethernet2/5

service-policy type queuing input 7I_4q-7e-in

module-2# show hardware internal mac port 5 qos configuration | begin IB | end EB

IB

Port page limit : 3584 (1376256 Bytes)

VL#  HWM pages(bytes)  LWM pages(bytes) Used PL_STOP(HWM & LWM) SPAN

pages                    THR

0      15 (    5760)      9 (    3456)     0       15      9      3

1       2 (     768)      1 (     384)     0        2      1      1

2      15 (    5760)      9 (    3456)     0       15      9      3

3    1161 (  445824)   1137 (  436608)     0     3521   1137    100

4       2 (     768)      1 (     384)     0        2      1      1

5       3 (    1152)      0 (       0)     0        3      0      1

6       2 (     768)      1 (     384)     0        2      1      1

7       2 (     768)      1 (     384)     0        2      1      1

Credited DWRR WT: 216 (0xd8) Uncredited DWRR WT: 144 (0x90)

DWRR honor UC = FALSE

Leak Lo weight = 0xd8, enabled = FALSE

EB

99/1 weist dem VL3-Latenzpuffer 906240 Byte zu

Hinweis: Jede Clipper-Base verfügt über 6 MB Pufferkapazität. Pro Clipper gibt es 4 Ports, was einer Pufferkapazität von ca. 1,5 MB pro Port entspricht. Bei 99/1 wird ~,9 MB für den VL3-Latenzpuffer reserviert, der Rest wird von HWM für jedes VL verwendet (Mehrheit für VL3). Beim Hinzufügen jedes VLs-HWM mit dem LB von VL3 wird eine Pufferkapazität von ca. 1,35 MB angezeigt.