Architektur der Cisco Internet Router der Serie 1200: Line Card-Design

Download-Optionen

  • PDF     (325.6 KB)
    Mit Adobe Reader auf verschiedenen Geräten anzeigen
  • ePub     (169.0 KB)
    In verschiedenen Apps auf iPhone, iPad, Android, Sony Reader oder Windows Phone anzeigen
  • Mobi (Kindle)     (197.3 KB)
    Auf einem Kindle-Gerät oder einer Kindle-App auf mehreren Geräten anzeigen
Aktualisiert:7. Juli 2005
Dokument-ID:47242

Inklusive Sprache

In dem Dokumentationssatz für dieses Produkt wird die Verwendung inklusiver Sprache angestrebt. Für die Zwecke dieses Dokumentationssatzes wird Sprache als „inklusiv“ verstanden, wenn sie keine Diskriminierung aufgrund von Alter, körperlicher und/oder geistiger Behinderung, Geschlechtszugehörigkeit und -identität, ethnischer Identität, sexueller Orientierung, sozioökonomischem Status und Intersektionalität impliziert. Dennoch können in der Dokumentation stilistische Abweichungen von diesem Bemühen auftreten, wenn Text verwendet wird, der in Benutzeroberflächen der Produktsoftware fest codiert ist, auf RFP-Dokumentation basiert oder von einem genannten Drittanbieterprodukt verwendet wird. Hier erfahren Sie mehr darüber, wie Cisco inklusive Sprache verwendet.

Informationen zu dieser Übersetzung

Cisco hat dieses Dokument maschinell übersetzen und von einem menschlichen Übersetzer editieren und korrigieren lassen, um unseren Benutzern auf der ganzen Welt Support-Inhalte in ihrer eigenen Sprache zu bieten. Bitte beachten Sie, dass selbst die beste maschinelle Übersetzung nicht so genau ist wie eine von einem professionellen Übersetzer angefertigte. Cisco Systems, Inc. übernimmt keine Haftung für die Richtigkeit dieser Übersetzungen und empfiehlt, immer das englische Originaldokument (siehe bereitgestellter Link) heranzuziehen.

Einführung

Dieses Dokument bietet eine Übersicht über das Line Card-Design für Cisco Internet Router der Serie 12000.

Voraussetzungen

Anforderungen

Für dieses Dokument bestehen keine speziellen Anforderungen.

Verwendete Komponenten

Die Informationen in diesem Dokument basieren auf der folgenden Hardware:

  • Cisco Internet Router der Serie 1200

Die Informationen in diesem Dokument wurden von den Geräten in einer bestimmten Laborumgebung erstellt. Alle in diesem Dokument verwendeten Geräte haben mit einer leeren (Standard-)Konfiguration begonnen. Wenn Ihr Netzwerk in Betrieb ist, stellen Sie sicher, dass Sie die potenziellen Auswirkungen eines Befehls verstehen.

Konventionen

Weitere Informationen zu Dokumentkonventionen finden Sie in den Cisco Technical Tips Conventions.

Grundlegende Aktivitäten

Der Cisco Internet Router der Serie 12000 verfügt über eine vollständig verteilte Architektur, da auf allen Linecards (LCs) eine Kopie des Cisco IOS® Software-Images ausgeführt wird und alle Switching-Vorgänge auf den LCs erfolgen. Cisco Express Forwarding Switching ist der EINZIGE Switching-Pfad. Es gibt kein schnelles Switching, optimales Switching usw., wie es bei anderen Plattformen wie der Serie 7500 der Fall ist. Eine Übersicht der nicht verteilten Switching-Pfade, die auf den verschiedenen Plattformen verfügbar sind, finden Sie unter So wählen Sie den besten Router-Switching-Pfad für Ihr Netzwerk aus.

Die Paketweiterleitungsfunktionen werden von jeder Linecard ausgeführt. Eine Kopie der vom Gigabit Route Processor (GRP) berechneten Weiterleitungstabellen wird an jede Linecard im System verteilt. Jede Linecard führt eine unabhängige Suche nach einer Zieladresse für jedes Datagramm durch, das auf einer lokalen Kopie der Weiterleitungstabelle empfangen wird. Das Datagramm wird über eine Kreuzschienen-Switch-Fabric zur ZielLine Card umgeschaltet. Die Grundfunktionen der LCs sind IP/Multiprotocol Label Switching (MPLS) Forwarding, Ping-Antwort und Paketfragmentierung.

Die Linecard übernimmt folgende Aufgaben:

Bevor Sie mit der Linecard-Architektur fortfahren, müssen Sie sich mit den spezifischen Cisco 12000-Prozessen vertraut machen. Sie können in folgende Kategorien unterteilt werden:

  • Pfadbestimmung

  • Cisco Express Forwarding

  • Quality of Service (QoS), z. B. Überlastungsmanagement

Pfadbestimmung

Der Prozess zur Pfadbestimmung der Cisco Serie 12000 umfasst die folgenden Aktivitäten:

  • Verarbeitung interner Routing-Protokolle wie EIGRP (Enhanced Interior Gateway Routing Protocol), IS-IS (Intermediate System-to-Intermediate System), OSPF (Open Shortest Path First)

  • Verarbeiten eines externen Gateway-Protokolls, z. B. Border Gateway Protocol (BGP)

  • Routing-Updates ausgeben und darauf reagieren

  • Erstellen und Pflegen der Routing-Tabelle

  • Auflösen rekursiver Routen

  • Senden von Aktualisierungen an die Weiterleitungstabellen

Bevor die 12000 IP-Datagramme weiterleiten kann, muss die GRP eine lokale Routing-Tabelle erstellen. Diese Routing-Tabelle enthält die Next-Hop-Informationen für das eingehende IP-Paket.

Die GRP erstellt und verwaltet die Routing-Tabelle durch Verarbeitung der internen Routing-Protokolle wie EIGRP (Enhanced Interior Gateway Routing Protocol), ISIS (Intermediate System-to-Intermediate System), OSPF (Open Shortest Path First) und Border Gateway Protocol (BGP).

Diese Tabelle enthält alle Routingeinträge und -metriken (z. B. Pfadlänge), die für die Weiterleitung eines IP-Pakets erforderlich sind. Darüber hinaus berechnet die GRP alle rekursiven Routen, die auftreten, wenn sowohl ein internes Protokoll als auch ein externes Gateway-Protokoll wie BGP unterstützt wird. Die GRP und die Linecards verwenden eine neue verteilte Switching-Methode namens Distributed Cisco Express Forwarding (dCEF). Bei dieser verteilten Switching-Methode wird die Paketweiterleitung, einschließlich der vorab berechneten rekursiven Routeninformationen, an jede Linecard gesendet.

Cisco Express Forwarding

Weitere Informationen zur Cisco Express Forwarding finden Sie unter Understanding Cisco Express Forwarding on the Cisco Internet Router der Serie 12000.

Line Card-Architektur

Je nach Engine-Typ gibt es unterschiedliche Arten von Line Card-Architekturen. Die folgende Abbildung zeigt ein allgemeines Diagramm für alle LCs:

Linecard-Diagramm

lcdesign1.gif

Jeder LC kann in drei Hauptabschnitte unterteilt werden:

  • Physical Layer Interface Module (PLIM) - Dies ist das Hardwaremodul, das die physische Verbindung (medienabhängig) terminiert. Aus diesem Grund werden der Asynchronous Transfer Mode (ATM), Packet-over-SONET (POS) und Fast Ethernet verwendet.

  • L3-Switching-Engine - Diese Weiterleitungs-Engine bereitet Pakete für die Übertragung über die Switching-Fabric zum Ziel-LC vor. Er verarbeitet L3-Suchvorgänge, überschreibt sie, puffert sie, überlastet sie und alle L3-, QoS-Funktionen. Es gibt fünf Typen von Paketweiterleitungs-Engines, nämlich die Engines 0, 1, 2, 3 und 4. Line Cards werden zum Zeitpunkt der Erstellung anhand des Paketweiterleitungs-Modultyps klassifiziert, der in der unten stehenden Tabelle beschrieben ist.

  • Fabric Interface - Der Fabric Interface ASIC (FIA) bereitet die Pakete für die Übertragung über die Switching-Fabric zum Ziel-LC vor. Er übernimmt Fabric-Grant-Anforderungen, Fabric-Warteschlangen, Multicast-Replikation pro Steckplatz usw.

Die Cisco Serie 12000 bietet ein umfassendes Portfolio an Line Cards, darunter Core, Edge, Channelized Edge, Asynchronous Transfer Mode (ATM), Ethernet, Dynamic Packet Transport (DPT) und End-of-Sale Line Cards. Diese Line Cards bieten hohe Leistung, garantierte Paketzustellung und -service mit hoher Priorität sowie eine transparente Online Insertion and Removal (OIR) über die verteilte Systemarchitektur der Cisco Serie 1200. In der folgenden Tabelle sind die im Dezember 2001 veröffentlichten Linecards mit dem entsprechenden Modultyp aufgelistet:

Core-Line Cards

Name der Line Card Motor Unterstützte Chassis IOS-Version Ressourcen
1-Port OC-48 POS ISE 1-Port OC-48c/STM -16c POS/SDH ISE Line Card Engine 3 (ISE) 10 G-Chassis, 2,5 G 12.0(21)S 12.0(21)ST Datenblatt
1-Port OC-48 POS 1-Port OC-48c/STM-16c POS/SDH Line Card Modul 2 10 G-Chassis, 2,5 G 12.0(10)S 12.0(11)ST Datenblatt
4-Port OC-48 POS 4-Port OC-48c/STM-16c POS/SDH Line Card Modul 4 Nur 10G-Chassis 12.0(15)S 12.0(17)ST Datenblatt
1-Port OC-192 POS 1-Port OC-192c/STM-64c POS/SDH Line Card Modul 4 Nur 10G-Chassis 12.0(15)S 12.0(17)ST Datenblatt

Edge Line Cards

Name der Line Card Motor Unterstützte Chassis IOS-Version Ressourcen
DS3 6-Port-DS3-Linecard Modul 0 10 G-Chassis, 2,5 G 12.0(10)S 12.0(11)ST Datenblatt
DS3 DS3 Line Card mit 12 Ports Modul 0 10 G-Chassis, 2,5 G 12.0(10)S 12.0(11)ST Datenblatt
E3 Line Card mit 6 Ports und 6 Ports Modul 0 10 G-Chassis, 2,5 G 12.0(15)S 12.0(16)ST Datenblatt (PDF-Version)
E3 Line Card mit 12 E3-Ports Modul 0 10 G-Chassis, 2,5 G 12.0(15)S 12.0(16)ST Datenblatt (PDF-Version)
4-Port OC-3 POS 4-Port OC-3c/STM-1c POS/SDH Line Card Modul 0 10 G-Chassis, 2,5 G 12.0(05)S 12.0(11)ST
OC-3 POS-Line Card mit 8 Ports, 8 Ports, OC-3c/STM-1c, POS/SDH Modul 2 10 G-Chassis, 2,5 G 12.0(10)S 12.0(11)ST Datenblatt
16-Port OC-3 POS 16-Port OC-3c/STM-1c POS/SDH Line Card Modul 2 10 G-Chassis, 2,5 G 12.0(10)S 12.0(11)ST Datenblatt
16-Port OC-3 POS ISE 16-Port OC-3c/STM-1c POS/SDH ISE Engine 3 (ISE) 10 G-Chassis, 2,5 G 12.0(21)S 12.0(21)ST Datenblatt
1-Port OC-12 POS 1-Port OC-12c/STM-4c POS/SDH Line Card Modul 0 10 G-Chassis, 2,5 G 12.0(10)S 12.0(11)ST Datenblatt
4-Port OC-12 POS 4-Port OC-12c/STM-4c POS/SDH Line Card Modul 2 10 G-Chassis, 2,5 G 12.0(10)S 12.0(11)ST Datenblatt
4-Port OC-12 POS ISE 4-Port OC-12c/STM-4c POS/SDH ISE Line Card Engine 3 (ISE) 10 G-Chassis, 2,5 G 12.0(21)S 12.0(21)ST Datenblatt
1-Port OC-48 POS ISE 1-Port OC-48c/STM -16c POS/SDH ISE Line Card Engine 3 (ISE) 10 G-Chassis, 2,5 G 12.0(21)S 12.0(21)ST Datenblatt

Kanalisierte Edge-Linecards

Name der Line Card Motor Unterstützte Chassis IOS-Version Ressourcen
2-Port CHOC-3-, DS1/E1 2-Port Channelized OC-3/STM-1(DS1/E1) Line Card Modul 0 10 G-Chassis, 2,5 G 12.0(17)S 12.0(17)ST Datenblatt
1-Port CHOC-12, DS3 1-Port Channelized OC-12 (DS3) Line Card Modul 0 10 G-Chassis, 2,5 G 12.0(05)S 12.0(11)ST Datenblatt
1-Port CHOC-12, OC-3 1-Port Channelized OC-12/STM-4 (OC-3/STM-1) Line Card Modul 0 10 G-Chassis, 2,5 G 12.0(05)S 12.0(11)ST Datenblatt
4-Port CHOC-12 ISE 4-Port Channelized OC-12/STM-4 (DS3/E3, OC-3c/STM-1c) POS/SDH ISE Engine 3 (ISE) 10 G-Chassis, 2,5 G 12.0(21)S 12.0(21)ST Datenblatt
1-Port CHOC-48 ISE 1-Port Channelized OC-48/STM-16 (DS3/E3, OC-3c/STM-1c, OC-12c/STM-4c) POS/SDH ISE Line Card Engine 3 (ISE) 10 G-Chassis, 2,5 G 12.0(21)S 12.0(21)ST Datenblatt
Kanalisierte T3 (T1) Line Card mit 6 Ports, Ch T3, 6 Ports Modul 0 10 G-Chassis, 2,5 G 12.0(14)S 12.0(14)ST

Line Cards für asynchronen Übertragungsmodus (ATM)

Name der Line Card Motor Unterstützte Chassis IOS-Version Ressourcen
4-Port OC-3 ATM 4-Port OC-3c/STM-1c ATM Modul 0 10 G-Chassis, 2,5 G 12.0(5)S 12.0(11)ST Datenblatt
1-Port OC-12 ATM 1-Port OC-12c/STM-4c ATM Modul 0 10 G-Chassis, 2,5 G 12.0(7)S 12.0(11)ST Datenblatt
4-Port OC-12 ATM 4-Port OC-12c/STM-4c ATM Line Card Modul 2 10 G-Chassis, 2,5 G 12.0(13)S 12.0(14)ST Datenblatt

Ethernet-Line Cards

Name der Line Card Motor Unterstützte Chassis IOS-Version Ressourcen
FE mit 8 Ports und ECC Fast Ethernet Line Card mit 8 Ports Modul 1 10 G-Chassis, 2,5 G 12.0(10)S 12.0(16)ST Datenblatt
1-Port-GE mit ECC Gigabit Ethernet Line Card mit einem Port Modul 1 10 G-Chassis, 2,5 G 12.0(10)S 12.0(16)ST Datenblatt
Gigabit Ethernet Line Card mit 3 GE-Ports und drei Ports Modul 2 10 G-Chassis, 2,5 G 12.0(11)S 12.0(16)ST Datenblatt
10-Port GE 10-Port Gigabit Ethernet Engine 4 mit RX/TX+ /Dichte 10 G-Chassis, 2,5 G 12.0(22)S 12.0(22)ST Datenblatt

Dynamic Packet Transport (DPT) Line Cards

Name der Line Card Motor Unterstützte Chassis IOS-Version Ressourcen
2-Port OC-12 DPT 2-Port OC-12c/STM-4c DPT Modul 1 10 G-Chassis, 2,5 G 12.0(10)S 12.0(11)ST Datenblatt-Ankündigung
1-Port OC-48 DPT 1-Port OC-48c/STM-16c DPT Modul 2 10 G-Chassis, 2,5 G 12.0(15)S 12.0(16)ST Datenblatt-Ankündigung

EOS-Line Cards (End-of-Sale)

Die folgenden Line Cards werden nicht mehr verkauft. Sie werden hier nur zu Ihrer Referenz aufgeführt.

Name der Line Card Motor Unterstützte Chassis IOS-Version
1-Port OC-192c/STM-64c Enabler Card 1-Port OC-192c/STM-64c POS/Enabler Card Modul 2 10 G-Chassis, 2,5 G 12.0(10)S 12.0(11)ST

Sie können alle verfügbaren Datenblätter von der Seite Produktliteratur abrufen.

Hinweis: Line Cards der Engine 3 sind in der Lage, Edge-Funktionen mit Leitungsgeschwindigkeit auszuführen.Je höher die Layer-3-Engine, desto mehr Pakete werden in der Hardware geswitcht.

Die einzigen Elemente, die eine Linecard wirklich von einer anderen unterscheiden, sind das Physical Layer Interface Module (PLIM) und die Layer 3 Forwarding Engine. Linecards unterscheiden sich je nach PLIMs nur innerhalb derselben L3-Weiterleitungs-Engine. PLIMs verfügen über medienabhängige Komponenten (z. B. verfügt das Asynchronous Transfer Mode (ATM)-PLIM über eine Segmentierung und Reassemblierung (SAR), und das GigE-PLIM verfügt über einen anwendungsspezifischen integrierten Schaltkreis (MAC ASIC) für die Medienzugriffssteuerung, aber die Theorie des Paketpfads über alle PLIMs ist sehr ähnlich. Dieses Dokument konzentriert sich auf das Packet Over SONET (POS)-PLIM, aber es werden nützliche Unterschiede angegeben, wenn zutreffend.

Um den Layer-3-Engine-Typ einer Linecard zu bestimmen, hat die Cisco IOS Software Version 12.0(9)S der Ausgabe des Befehls show diag den Typ "L3 Engine" hinzugefügt, wie unten gezeigt:

SLOT 1 (RP/LC 1 ): 1 Port Packet Over SONET OC-12c/STM-4c Single Mode
    MAIN: type 34, 800-2529-02 rev C0 dev 16777215
          HW config: 0x00 SW key: FF-FF-FF
    PCA:  73-2184-04 rev D0 ver 3
          HW version 1.1 S/N CAB0242ADZM
    MBUS: MBUS Agent (1) 73-2146-07 rev B0 dev 0
          HW version 1.2 S/N CAB0236A4LE
          Test hist: 0xFF RMA#: FF-FF-FF RMA hist: 0xFF
    DIAG: Test count: 0xFFFFFFFF Test results: 0xFFFFFFFF
    L3 Engine: 0 - OC12 (622 Mbps) 
    
!--- Engine 0 card.

    MBUS Agent Software version 01.40 (RAM) (ROM version is 02.02)
    Using CAN Bus A
    ROM Monitor version 10.00
    Fabric Downloader version used 13.01 (ROM version is 13.01)
    Primary clock is CSC 1
    Board is analyzed
    Board State is Line Card Enabled (IOS RUN )
    Insertion time: 00:00:11 (2w1d ago)
    DRAM size: 268435456 bytes
    FrFab SDRAM size: 67108864 bytes
    ToFab SDRAM size: 67108864 bytes
    0 crashes since restart

Mit einem Kontextbefehl können Sie dasselbe Ergebnis erzielen, jedoch nur mit den nützlichen Informationen:

Router#show diag | i (SLOT | Engine) 

... 
SLOT 1  (RP/LC 1 ): 1 port ATM Over SONET OC12c/STM-4c Multi Mode 
  L3 Engine: 0 - OC12 (622 Mbps) 
SLOT 3  (RP/LC 3 ): 3 Port Gigabit Ethernet 
  L3 Engine: 2 - Backbone OC48 (2.5 Gbps) 
...

Cisco bietet jetzt fünf Arten von L3-Engines an:

  • Modul 0 - OC12/BMA: Die IP/MPLS-Suche wird in der Software von einer R5K-CPU durchgeführt. Diese Engine verwendet den Legacy Buffer Management ASIC (BMA), der Paketpuffer verwaltet und Pakete segmentiert und zur Übertragung über die Switch-Fabric neu assembliert. Die empfangende BMA ist für den Empfang von Paketen vom PLIM, die Segmentierung von Paketen in Zellen fester Größe und deren Präsentation an den Fabric Interface ASIC (FIA) für die Übertragung über die Switching Fabric verantwortlich. Die übertragende BMA führt mithilfe der FIA die Reassemblierung der Zellen aus der Switch-Fabric in Pakete durch und übergibt Pakete an das PLIM, um sie aus der Box zu übertragen. Die meisten Funktionen dieser Linecard sind in Software implementiert.

  • Engine 1 - Salsa/BMA48 (TTM48): Dieser zweite Motor wurde verbessert. Zunächst wurde ein neuer ASIC entwickelt, um die IP-Suche in der Hardware durchzuführen. Diese neue ASIC heißt Salsa. In der Software dieser Engine wird nur die MAC-Umschreibung (Media Access Control) vorgenommen. Die BMA wurde ebenfalls aktualisiert, um mehr Bandbreite zu erhalten. Sie wird jetzt als BMA48 bezeichnet. Diese Engine wird weder von MDRR noch von WRED unterstützt.

    Die Weiterleitungs-Engines Engine 0 und Engine 1 sind in der folgenden Abbildung mit ihren Hauptkomponenten dargestellt:

    Engine 0 und Engine 1 für Paketweiterleitungs-Engine

    lcdesign2.gif

  • Modul 2 - PSA/TBM/RBM (Perf48): Auf diesen LCs ist ein neuer ASIC vorhanden, um die IP/MPLS-Suche zu verbessern. Der Packet Switching ASIC (PSA) führt eine Hardware-Suche durch und schreibt die Daten für Tag- und IP-Pakete um. Zu diesem Zweck verwendet der PSA eine destillierte lokale Kopie der FIB-Tabelle (show ip psa a.b.c.d). Das gesamte Paket-Switching auf einem Modul 2 LC erfolgt in der Hardware des PSA. Die CPU auf dem LC wird für eine Paketweiterleitungsentscheidung nur unterbrochen, wenn auf der Linecard eine Funktion konfiguriert ist, die vom PSA nicht unterstützt wird. Diese PSA-Tabelle wird im externen Speicher gespeichert, der nur bei LCs der Engine 2 vorhanden ist. 

    Router#exec slot 11 show controller psa mem
 ========= Line Card (Slot 11) =======
PLU SDRAM: Size 0x4000000,  Banks 4
TLU SDRAM: Size 0x4000000,  Banks 4
PSA SSRAM: Size 0x100000

    Der Paketspeicher wurde standardmäßig auf 256 MB erhöht und kann 512 MB erreichen.

    Es gibt auch neue Rx- und Tx Buffer Manager-ASICs (RBM bzw. TBM genannt), die ein Schlüsselfaktor für hardwarebasierte Unterstützung von CoS-Funktionen in diesem LC sind: WRED und MDRR werden in der Hardware ausgeführt. CAR ist nicht verfügbar, aber eine Teilmenge CAR, die als Per-Interface Rate Control (PIRC) bezeichnet wird, kann stattdessen konfiguriert werden. Ab der Cisco IOS-Softwareversion 12.0(14)S wird Sampled NetFlow auf Line Cards für Engine 2 Packet-over-SONET (POS) unterstützt. Mit der Sampled NetFlow-Funktion können Sie ein Beispiel für ein "x"-IP-Paket erstellen, das an Router weitergeleitet wird, indem der Benutzer das "x"-Intervall mit einem Wert zwischen mindestens und maximal definieren kann. Stichprobenpakete werden im NetFlow-Cache des Routers berücksichtigt. Diese Sampling-Pakete verringern die CPU-Auslastung, die für die Berücksichtigung von NetFlow-Paketen erforderlich ist, indem die meisten Pakete schneller geschaltet werden können, da sie keine zusätzliche NetFlow-Verarbeitung benötigen. Weitere Informationen finden Sie unter Sampled NetFlow.

    Ab der Cisco IOS Software-Version 12.0(16)S wird Sampled NetFlow auf Gigabit Ethernet Line Cards mit 3 Ports unterstützt.

    Ab der Cisco IOS-Softwareversion 12.0(18)S können Sampled NetFlow und 128 Zugriffskontrolllisten (ACLs) auf dem PSA jetzt gleichzeitig auf Line Cards für Engine 2 Packet-over-SONET (POS) konfiguriert werden.

    Alles wird über das PSA geswitcht, mit Ausnahme einiger Funktionen, die an die lokale CPU des LC weitergeleitet werden müssen: CAR für die Ausgabe, Pakete mit angewendeten Zugriffslisten, wenn sie nicht in die PSA-Beschränkungen passen, Optionen/Verkehr ohne Durchleitung, Multicast-Pakete, IPv6-Pakete usw. Die Ausgabe-CAR wurde mit Version 12.0(16)S der Cisco IOS-Software durch Distributed Traffic Shaping (DTS) ersetzt. Weitere Informationen finden Sie unter Verteiltes Traffic Shaping für Linecards auf dem Cisco Internet Router der Serie 12000.

    Die Unterstützung für ACLs wurde in der Hardware auf Engine 2-Karten geändert. Wenn Sie diese nicht konfigurieren möchten, sollten Sie der Konfiguration die Zeile no access-list hard psa hinzufügen.

    Nachfolgend finden Sie eine Darstellung einer Engine 2-Forwarding-Engine und ihrer wichtigsten Komponenten:

    Engine 2 für die Paketweiterleitung

    lcdesign3.gif

  • Engine 3 - Edge-Engine: Diese Engine ist eine völlig neue Architektur-Layer-3-Engine. Er verfügt außerdem über eine OC48-Bandbreite, integriert jedoch einige neue ASICs, um die Weiterleitungsgeschwindigkeit mit allen QoS- und ACL-Funktionen zu verbessern. Line Cards der Engine 3 können Edge-Funktionen mit Leitungsgeschwindigkeit ausführen.

  • Engine 4 - Backbone OC192: Diese neuesten LCs werden von den Routern der Serien 12008 und 12012 nicht unterstützt. Sie unterstützen die Leitungsrate OC192.

  • Engine 4+ - Wie Engine 4, mit der Ausnahme, dass sie viele weitere Funktionen bei Leitungsgeschwindigkeit unterstützen.

Installation der Line Card

Die folgenden Links beziehen sich auf die Installation und Konfiguration von LCs und die LC-Unterstützung für verschiedene Chassis:

Weitere Informationen zu den Speichertypen auf den Linecards finden Sie unter Speicher auf den Linecards.

Zugehörige Informationen

War dieses Dokument hilfreich?

FeedbackFeedback

Cisco kontaktieren

Dieses Dokument gilt für folgende Produkte.