 |
||
|
ハイエンド・ルータ・アーキテクチャの
発展
大規模ルータ設計の評価のためのスケーラビリティおよびパフォーマンスについての基本的な考慮事項
| はじめに |
インターネットで使用されるルータのアーキテクチャは、Web の急速な普及に伴って進化し続けています。インターネットの成長および新世代の革新的な、収益を生み出すアプリケーション・サービスの出現により、インターネット・インフラストラクチャに対して、これまでにない程の高いパフォーマンスが求められています。その結果、各種の技術的な課題に対応する新しい分散型のルータ設計が登場すると同時に、この設計は、サービス・プロバイダが迅速にネットワークを拡張し新しいサービスを市場に投入できる能力を提供しています。
電子商取引、Voice over IP（VoIP）、仮想私設網（VPN）、Web ベースの CRM（Customer Relationship Management）、ストリーミング・ビデオおよび音声、テレビ会議、およびその他のインターネット・プロトコル（IP）中心型ネットワーク・サービスのホスティングの発展によって、高帯域およびトラフィックの優先順位機能に対する需要が強くなっています。その結果、ネットワーク・サービス・プロバイダ、Web ホスティング企業などの企業は、IP ネットワーク・インフラストラクチャ機器に次のような性能を期待するようになってきました。
- ユーザの大容量のトラフィックを伝送するための、光ファイバ技術を利用した十分に余裕のあるネットワーク容量の提供能力。
- カスタマ・ベースおよびトラフィック容量の増大に際して、ネットワーク運用への影響を最小に抑えながら、費用効果の高い方法で迅速にネットワークを拡張する能力。
- レイテンシ、ジッタ、およびパケット損失を最小にして、Voice over IP、リアルタイム・ビデオなどの遅延による影響が大きいアプリケーションをうまくサポートする機能、正しいシーケンスのパケット配送を確実にする機能、およびパケットごとにトラフィックを優先化してサービスのクラスを差別化する機能。
特定のハイエンド・ルータ・アーキテクチャでは、これらの要件を満たすために、最大 10 Gbps の転送速度を提供し、3 億 5000 万パケット毎秒（pps）を超えるシステム・スループットを達成する超高速光ファイバ・インターフェースがサポートされています。これらの大部分は、モジュラ・ライン・カード間のパケット転送に関連する負荷を分散することによって実現されています。このような分散型アーキテクチャには、いくつかの投資およびパフォーマンス上の利点があります。たとえば、トラフィック量の増大に伴って、中央の処理リソースの不足をもたらさずにサービス・プロバイダの単一のルータ・シャーシのネットワーク容量を拡張することが可能になります。これにより、集中管理型のプロセッサ内のボトルネックによるスループットの低下が回避されます。
分散型アーキテクチャは、サービス・プロバイダの装置に対する投資を保護し、ネットワーク規模の拡大およびルータで処理されるパケットの増加に伴うパフォーマンスの低下を防ぐために最適化されています。集中管理型処理リソースを共有してパケット転送機能を実現するルータ設計では、トラフィック量が増大するにつれてネットワークのパフォーマンスが悪化します。これは、処理の負荷が大きくなっても、限界のある単一のリソース・プールで対応される必要があるからです。
以降の節では、ネットワークを構成する上で鍵となる、代替のハイエンド・ルータ・アーキテクチャおよび考慮事項を説明します。これは、ネットワーキング装置の評価、推奨、選択、またはそのいずれかを扱うネットワーキング担当者の方々に対して、代表的なルータ設計を比較して、そのアーキテクチャの問題点について理解していただくことを目的としています。この情報によって、ギガビット速度のインターフェースおよび急速に増大するトラフィック量をサポートする、大規模な機器の性能を比較検討する際に考慮すべき項目のチェックリストを作成できます。
| ルータの基本 |
ルータには、3 つの基本的な機能があります。第 1 の機能は、宛先までパケットを送信するためのネットワーク内の最適なパスを計算することです。この計算には、さまざまなポリシおよびネットワーク制約条件が考慮されます。たとえば、ポリシは、ネットワーク・パスにより、ネットワークの効率化、ユーザに可能な限り高速な応答時間の提供、帯域幅の利用コストの最小化、またはその他の基準の満足する必要性を指示できます。
ルータの第 2 の機能は、ネットワークを通して伝送するために、入力インターフェースで受信されたパケットを適切な出力インターフェースに転送することです。転送は、ルート・プロセッサ内で事前に計算された最適パスの情報に基づいて行われます。ルータの第 3 の機能は、バーストおよび頻繁に発生する一時的な輻輳状態を吸収するために大きなバッファ・メモリに一時的にパケットを格納すること、および優先度によって重み付けされた伝送スキームを使用してパケットをキューに入れることです。
これら 3 つの機能を実現するための基本的なシステム・コンポーネントは、ルート・プロセッサ、転送エンジン、およびバッファ・メモリです。
ルート処理ルータは、近接ルータとの間でネットワーク状況についての情報を共有することによって最適なパスを決定します。ルート・プロセッサ（プロセッサおよびメモリを搭載したネットワーク・カード）によって、この機能が制御されます。実際、ルート・プロセッサは、ルータの「頭脳」であり、近接ルータとの通信に専念します。この通信機能により、ルート・プロセッサは、包括的なルート・データベース、すなわちルーティング・テーブルが構築されます。これにより、ネットワーク内の最適パスを介したパケットの送信が可能になります。
今日のルータ・アーキテクチャでは、ルート処理は、集中管理型の機能です。その理由は、各システムについて更新されたすべてのルーティング・テーブルの情報を単一のリポジトリに保持することにより、システムの複雑さを劇的に軽減できることにあります。ルータに追加されたライン・カードの処理速度に比例してシステム・スループットを維持するために、ルート処理のリソースを拡張する必要はありません。ルート・プロセッサの処理がパケット単位に実行されるわけではないからです。その処理は、ルーティング・テーブルを更新および参照しながら、パケット転送プロセスから独立したタイミングで実行されます。
多くの場合、システム全体およびネットワーク全体の可用時間を最適化するために、冗長な集中管理型のルート・プロセッサを用いてルータをコンフィギュレーションします。ルータの 2 番目のスロットに最初のスロットのカード（プライマリ・カード）と同じルート処理カードを装着し、故障時にプライマリ・カードからバックアップ・カードにフェールオーバできるようにシステムをコンフィギュレーションします。
ルート・プロセッサでは、近接ルータとの間でネットワーク・ステータス情報を共有できるルーティング・プロトコルに対応した、ルーティング・アルゴリズム・ソフトウェアが稼動されます。一般に使用されるルーティング・プロトコルには、BGP、IS-IS、および RIP があります。
パケット転送ルート・プロセッサを搭載した 1（または、冗長コンフィギュレーションの場合は 2）個のスロット以外のスロットには、ネットワーク・インターフェース間のパケット転送用のネットワーク・ライン・カードを装着できます。転送エンジンは、FIB（転送情報ベース）を参照することによってこの機能を制御しています。FIB は、ネットワーク中のデバイスのルート・プロセッサすべてによって作成されたルーティング・テーブルの要約です。IP パケットのヘッダに記述されている宛先アドレス情報に基づいて、転送エンジンは、FIB を参照して適切な出力インターフェースを選択し、そのインターフェースにパケットを転送します。
トラフィック負荷が増大するにつれて、FIB の検索に必要な処理能力も増大します。単一の集中管理型共有転送エンジンにより、高い信頼性を維持しながらサポートできる規模を超える、大量のパケット転送を処理する必要があるルータの場合、分散型システム設計を導入することになります。分散型ルータ設計については、「スイッチ網アーキテクチャ」の節で詳細に説明します。
パケットバッファリング上記のように、ルータの処理にはバッファリング・システムが必要です。実際、バーストしやすい TCP トランスポート・プロトコルが主に使用されているために、インターネットのコア層で使用されるルータの最も重要な要件の 1 つは、大容量のバッファリングのサポートです。ライン・カード上の入力インターフェースではそれぞれ、転送エンジンによって検査され、宛先ネットワークに関連する出力インターフェースに方向付けられたパケットが受信されます。異なるインターフェースに到着した複数のパケットを同じ出力インターフェースに同時に転送する必要がある場合、伝送されるパケットをキューに入れる一時待機エリアとして、バッファが利用できる必要があります。伝送されるパケットの順序は、ネットワーク管理者がコンフィギュレーションしたポリシ設定によって決定されます。
高度なキューイング・オプションを利用しない場合、パケットは、受信された順序に基づいて伝送されます。一般のデータ・アプリケーションには、このアプローチが特に問題となることはありません。ファイル転送、Web ブラウジングなどのある程度の遅延を許容できるアプリケーションの場合、小さなレイテンシやジッタ（レイテンシの変化幅）による影響を受けないからです。しかし、Voice over IP などの遅延による影響が大きいアプリケーションの場合は、より高度なキューイング機能が必要になります。このキューイング機能に関しては、後の節で説明します。
| 代替のアーキテクチャ設計 |
大容量ルータの構築には、基本的なアプローチが 2 つあります。集中管理型の共有メモリ転送アーキテクチャ、および分散型のバッファ・メモリと転送機能を装備したスイッチ・ファブリック・アーキテクチャです。
歴史的には、ルータでは、集中管理型の共有メモリ設計を用いてパケットのバッファリングが実現されていました。このような設計においては、すべてのインターフェースから受信されたすべてのパケットは、共通のメモリ・プールに書き込まれます。次に、この共有メモリから読み込まれ、出力インターフェースに送信されます。
しかし、インターネット規模のバックボーン・ルータに要求されるインターフェースの転送速度およびスループットは非常に高いので、ライン・カードにおいて単一のメモリ共有プールやその他の処理リソースの競合を回避するために、より分散型のルータ設計が必要となっています。分散型アーキテクチャでは、ルータの機能は（ルータ設計に従ってさまざまな方法で）分割され、物理的に個別なライン・カードに分けられ、ルータのコア・シャーシに装着されます。これらのモジュラ・ライン・カードは、すべてのモジュールに対して、電源、冷却、管理などの共通サービスを提供する、1 台の格納装置に搭載されます。
スイッチング・ファブリックを使用した分散型設計においては、各ライン・カードに、パケット・バッファリング用のメモリ・システムが 2 つ装備されます。「受信メモリ」には、インターフェースから受信したパケットが格納されます。また、「伝送メモリ」には、出力インターフェースから宛先に向けて伝送する準備ができたパケットが格納されます。各ライン・カードには、事前に計算されたパケット転送の最適パスを検索できるように、ルート・プロセッサの FIB のコピーが保持されます。
これら 2 種類のアーキテクチャの進化の過程、そのさまざまな実装方法、および各オプションの利点と欠点を詳しく調べてみましょう。
| 集中管理型共有メモリアーキテクチャ |
集中管理型の共有メモリ・アーキテクチャは、一般的な、しかし古くなりつつあるルータ設計の代表です。共有メモリ・ルータ・アーキテクチャには、次の 2 つの基本的なアプローチが実装されてきました。すなわち、物理的集中管理型共有メモリおよび論理的集中管理型共有メモリです。
物理的集中管理型共有メモリ・アーキテクチャこの設計アプローチの場合、すべてのパケットが単一の大規模なメモリ・システムとの間で物理的に渡される必要があります。（図 1 を参照。）中央の制御ポイントにより、メモリ管理が単純化および完全に包含されるのが、このアーキテクチャの利点です。しかし、システムが大規模になると、極端に大きく複雑化され消費電力量の高いメモリ・システムが必要になり、高価になるという欠点があります。
図 1：物理的集中管理型共有メモリ・アーキテクチャ。この設計には、メモリ管理が単純になるという利点があります。一方、このアーキテクチャの欠点は、非常に高速なメモリ・システムが必要になるという点と、それに伴ってシステムが複雑になるという点です。
理論的には、管理および複雑さの観点からは、物理的集中管理型共有メモリ・アーキテクチャが理想的です。しかし、非常に大規模な実装（およそ 20 Gbps を超える集約帯域幅をサポートするシステム）においては、非現実的です。メモリ・システムをサポートするために必要な非常に大容量の帯域幅を実現するためには、容量に比例した個数の並列メモリ・デバイスが必要になるからです。この規模のメモリ・システムを構築する場合、非常に非効率になります。
システムのコストが増大するだけでなく、この非効率性によって最終的なパフォーマンスが低下してしまいます。低速のメモリ・システムが使用されている場合、トラフィックの負荷が増すにつれて、集中管理型リソースのコンテンションによってパフォーマンスの低下が引き起こされます。したがって、集中管理型共有メモリ・アーキテクチャは、バッファ・メモリに対する集約転送速度が比較的低いルータに対してのみ、適切な選択肢です。
論理的集中管理型共有メモリ・アーキテクチャ共有メモリ・システムを実装するための、より現実的に構築するもう 1 つのアプローチは、メインメモリを複数の小さい部分に分け、ルータ内の別のコンポーネントに物理的に分散する方法です。最も簡単なアプローチは、ライン・カードごとにメモリを配置する方法です。（図 2 を参照。）この場合、メモリは物理的に分散されますが、引き続きルータでは、共通のメモリ・コントローラで制御される論理的に 1 つのメモリとして、その全体が扱われます。データは、論理的に単一のメイン・メモリに書き込まれますが、メモリ・コントローラによって、分散している物理メモリに均等に分割されます。
このアプローチの背後にある理論は、パケット・バッファリングのワークロードを複数のメモリ・システムに分散することにより、総システム要件を十分満たす接続速度を保ちながら、各メモリ・システムが管理できる量の帯域幅を持つことです。しかし、共有メモリ・リソースのコンテンションの問題により、システム容量が拡張されるにつれて、ハイエンド・システムにおけるスケーラビリティに対する障壁が残されます。
図 2：論理的集中管理型共有メモリ・アーキテクチャ。論理的集中管理型共有メモリ・アーキテクチャを使用すれば、物理的集中管理型の場合に発生したメモリのスケーラビリティの問題を緩和できます。しかし、大規模な実装においては、システムの非効率性、データ・ブロッキング、およびパケット・シーケンシングの問題が発生します。
論理的集中管理型共有メモリ設計では、パケットを固定サイズの小さなセルに分割し、「均等な」ラウンド・ロビン分散アプローチを用いて各セルを異なるメモリ・システムに書き込むことが一般的です。これによって、大きなパケットによって遮られる小さなパケットのブロッキングがある程度回避されるので、システム全体の帯域幅を並列に使用するように最適化されます。これにより、システム内のレイテンシが低下します。これは、セル・ベースの設計の主要な利点です。
セル・ベースのアプローチを採用したメモリ・システムの欠点は、パケットがセルのサイズの倍数よりも少しだけ大きい場合に生じる非効率性です。
パケットが固定サイズの複数のセルに分割された場合、最後のセルのデータが効率的に埋まることはあまりありません。たとえば、セルのサイズが 64 バイトである場合、65 バイトのパケットを格納するには 2 つのセルが必要になります。これは、65 バイトのデータを移動するのに 128 バイトのメモリ帯域幅が必要であり、この場合の効率は、50 ％ を少し超えた程度になります。
もう 1 つの欠点は、複数のセルでパケット全体を形成するというシナリオにより、固定サイズのセルにはリンクが関連付けられるということです。インターネット・バックボーン・ルータに必要なサイズのメモリ・システムの場合、セルの個数は非常に大きくなります。すなわち、リンク情報のための記憶装置を追加する必要があるため、必要な記憶量およびデータのアクセスに必要な帯域幅の両方の面で、実装が難しい場合があります。
このシナリオにおけるもう 1 つの考慮事項としては、パケットがセルに分割されすべてのメモリに均等に分散されるため、それぞれのメモリが単一の障害ポイントになる可能性があるという点があります。たとえば、ライン・カードを取りはずすと、そのライン・カードのメモリ内に格納されているパケットだけでなく他のシステムのメモリ内のパケットも破棄されます。1 つのライン・カードに関連したダウンタイムにより、完全に機能しているライン・カード上を流れるトラフィックも影響を受けます。すべてのメモリにあるすべてのパケットを再伝送する必要があり、パフォーマンスが低下します。
共有メモリ・アーキテクチャでは、IP マルチキャスト・トラフィックのサービス・レベルの維持が特に問題となることに注意してください。各マルチキャスト・パケットは共有メモリに 1 回だけ書き込まれるにもかかわらず、複数のライン・カードから同じアドレスを介して複数回読み出される必要があるからです。この状況では、他のパケットのブロッキングが発生する確率が高くなります。一方、クロスバー・スイッチ・ファブリック（後述）では、分散処理されて同じデータを多数のライン・カードに同時に複製できるため、この問題は解消されます。
パケット・シーケンス完全性とそれに関連するスケーラビリティの問題共有メモリ設計の場合、容量の拡張に伴って、パケット・シーケンシングの問題を引き起こす傾向があります。シーケンシング問題、すなわち送信先に到達するパケットの順序が送信元と異なるという問題は、たとえば、装置ベンダが複数の共有メモリ・システムを 1 つの大規模システムに統合して大容量ルータを構成している場合に発生します。そのような場合、結合されている複数のルータは、パケット分散およびパケット再シーケンシング機能を結合する単一の装置として設計されていません。このタイプの設計アプローチにより集中管理型共有メモリ・ルータを拡張するには、IP パケットが出力インターフェースに任意の順序で到達するので、ユーザのシステムに配信される前に適切に並べ替えられる必要があるため、再シーケンシングが必要です。
大規模な共有メモリ・アーキテクチャでは、物理インターフェースからの着信パケットを受信し、「複数のルータ」のどれに送信するかを決定するのが、パケット・ディストリビュータの機能です。一般には、単純なラウンドロビン・アルゴリズムまたは類似のアプローチを採用したシステムが選択されます。パケットの再シーケンサでは、独立したシステムからそれぞれパケットが受信され、正しい順序で出力インターフェースに転送されます。しかし、独立した内部システムを流れるパケットが宛先ライン・カードに到達する時間はそれぞれ異なります。システム内の転送ユニットおよびメモリ・ユニットにおける負荷および輻輳の程度がユニットごとに異なること、およびさまざまな長さのパケットに対する処理時間が異なることがその主な原因です。この状況により、出力インターフェースに対して正しい順序でパケットを転送することが困難になっています。
多くの場合、共有メモリ・システム内のパケット・シーケンシング問題は、ヘッドオブライン（HOL）ブロッキングを避けるために、他を犠牲にしてもシステムのスループット速度は一定に保たれるように設計されていることにより、頻繁に生じます。HOL ブロッキングは、伝送メモリ帯域幅は利用可能でも、特定の出力インターフェースの伝送メモリが利用可能になるまで待機する必要がある他のデータによってブロッキングされている、出力インターフェースへの途中にデータがある場合に発生します。HOL ブロッキングまたはその他の遅延が発生したために、伝送されるシーケンス内の特定のパケットがまだ到着しない場合、指定された最短時間だけ待機してから、シーケンス内のその他のパケットを伝送して、システム・スループットの目標値を維持するシステムがほとんどです。
これは、Voice over IP、ビデオなどのユーザ・データグラム・プロトコル（UDP）上で実行される、パケット順序の変更を許容できないアプリケーションには、致命的な状況です。UDP では、パケット配送の確認応答（Acknowledgement）が発信されないので、パケットが破棄または並べ替えられた場合に再伝送されません。このような場合、リアルタイム・トラフィックを送信するエンドユーザは、伝送の劣化を通知します。実際、伝送が認識されないことがあります。
TCP アプリケーションの場合、このような設定では、多数のパケットの再伝送が必要なためにネットワークが非効率になり、スループットが低下します。
HOL ブロッキングが発生すると、利用可能なシステム・リソースがアイドル状態になるために、トラフィック量の増大に比例してパフォーマンスが著しく低下します。
| スイッチ・ファブリック・アーキテクチャ |
スイッチ・ファブリックは、各ライン・カード（それぞれが転送エンジンを搭載）が、必要に応じて他のライン・カードにデータを伝送できるメカニズムです。前述のように、スイッチ・ファブリック・アーキテクチャでは、各ライン・カードに受信メモリと伝送メモリの両方が装備されています。さらに、各カードにシステム・スイッチ・ファブリックへの接続があります。（図 3 を参照。）
非ブロック・クロスバー・スイッチ・ファブリックスイッチ・ファブリック・アーキテクチャにはさまざまな種類があります。1 つは、ルータ内での IP トラフィックの閉塞を解消する、高性能なノンブロッキング設計を使用して構築されています。ノンブロッキング・アーキテクチャは、理論的には、各ライン・カードの伝送メモリにシステム内のすべてのラインカードの帯域幅の合計と等しい帯域幅を吸収することによって、構築できます。このようなシナリオでは、スイッチ・ファブリックを介して受信メモリ内のパケットを伝送メモリに送信するためのリソースのコンテンションは発生しません。
しかし、非常に高速なメモリ・システムを用いてすべてのコンテンションを回避することは、高価であり現実的ではありません。特に、仮想出力キュー（VOQ）およびインテリジェント・スケジューラなどの設計コンポーネントや設計戦略を使用してほとんど同じ効果が得られるなら、そうした実装は考えられなくなります。
バッファリング、キューイング、およびスケジューリングより効率的な方法でノンブロッキング・システムを実装するためには、高度なバッファリング、キューイング、およびスケジューリング技術が必要になります。たとえば、ライン・カードにトラフィックが入ってくる速度が、伝送メモリがトラフィックを受信できる速度よりも大きい場合、ファブリックに入ってくるすべてのデータがすぐに転送されないケースが発生します。そのような場合、送信先のライン・カードの伝送メモリへの転送が可能になるまで、送信元のライン・カードの受信バッファにデータが保持される必要があります。適切なキューイング・スキームを使用しないなら、この状況は HOL ブロッキングを引き起こす原因となります。
非常に高速で高価なメモリ・システムを追加せずにこの状況を回避するための鍵は、各ライン・カードの受信メモリ内のトラフィックを複数の VOQ に分割し、インテリジェントなファブリック・スケジューラを実装することです。そのようなシステムを構成する方法としては、宛先ライン・カードごとに関連付けられた VOQ を用意する方法があります。それぞれのパケットは、受信メモリに書き込まれてから、自動的にその宛先ライン・カードに関連付けられた VOQ に配置されます。
その間、ライン・カード内に特定の宛先ライン・カードに送信される必要があるデータが保持されていることを伝えるために、リクエストが中央のスケジューラに送信されます。スケジューラでは、ルータ内に最高の合計スループットを実現しながら、パケットがどのライン・カードから、いつ、どのライン・カードへ送信されるかが、インテリジェントな機能により決定されます。
VOQ は、道路交通における交差点の左折（または右折）専用車線に似ています。左折専用車線は、ある方向に向かうトラフィックの待機によって、別の方向に向かうトラフィックが妨げられるのを避けるためにあります。また、信号機は、スイッチ・ファブリック・スケジューラに相当します。交差点の各車線において待機するトラフィックの情報に基づいて、その交差点におけるトラフィック全体の「スループット」が最大化されます。
図 3：ノンブロッキング・アーキテクチャ・コンポーネント。ルータ・アーキテクチャでは、クロスバー・スイッチ・ファブリック、各ライン・カードの仮想出力キュー、および中央のインテリジェント・スケジューラの組み合わせにより、超高速メモリ・システムに巨額の投資をせずに、ノンブロッキングが実現できます。
CoS のサポート
また、高度なキューイング・メカニズムにより、クロスバー・スイッチ・アーキテクチャの機能が高められ、カスタマの IP トラフィックに対して差別化されたサービスのクラス（CoS）を配備できます。CoS のサポートによって、サービス・プロバイダは、差別化されたサービスのポートフォリオに追加される、契約として拘束力のある「サービス・レベル契約（SLA）」を提供および維持できます。さらに、CoS 機能により、カスタマは予算に合わせてサービスを組み合せたり選択したりする柔軟性を得ることができます。
システム・レベルでの CoS のサポートは、パケットの伝送に初歩的な加重ラウンドロビン（WRR）アルゴリズムを使用する、限られた少数のキューによって提供できます。しかし、スケーラブルなハイエンド・システムを得る優れたアプローチは、Modified Deficit Round Robin（MDRR）と組み合わせて利用できるキューをさらに用意することです。MDRR は、遅延の影響を受けやすいトラフィック向けの特別な低レイテンシのキュー、予測可能な輻輳制御メカニズム（WRED など）、および他の高度な機能を組み合わせたアルゴリズムです。これらのテクノロジーにより、レイテンシおよびジッタのレベルが最低に抑えられ、さまざまな IP サービスが最適なパフォーマンスで実行できます。
スループットの向上分散型非ブロック・スイッチ・ファブリック・アーキテクチャは、システムのコンポーネントにベンダ固有の特定用途向け集積回路（ASIC）の設計により、毎秒億単位のパケットのシステム・スループットを実現する重要な役割を果たします。これは、成長し続ける今日のインターネット・クラスのシステムで要求される性能レベルです。
たとえば、Cisco 12000 シリーズのインターネット・ルータは、現在、シスコ社が開発した ASIC を用いて、10 Gbps のライン速度（OC-192c/STM-64c の場合）の光ファイバ・インターフェースをサポートしています。さらに、各ライン・カードは、2,500 万 pps のスループットをサポートしています。冗長ルート・プロセッサ用のスロットを使用しない構成の場合、1 台のシャーシあたり 15 個のライン・カードをサポートすることにより、合計システム性能は、3 億 7,500 万 pps です。（図 4 を参照。）
この超高速スループットは、クロスバー・スイッチ・ファブリックおよび高度な VOQ スケジューリング・システムを使用して、HOL ブロッキングを回避することにより実現されます。
図 4：Cisco 12000 シリーズのアーキテクチャ。ハイエンド Cisco 12000 シリーズのインターネット・ルータでは、スイッチ・ファブリック・アーキテクチャが使用されます。このアーキテクチャによって、複数のライン・カードの間でパケット処理が分散されます。これにより、システムのスケーラビリティおよび投資保護が非常に強化されます。クロスバー相互接続は、VOQ および中央のインテリジェント・スケジューラと組み合わされて使用されます。これにより、フルロードされたシステムにおいても、データ・ブロッキングが解消され、高いスケーラビリティとラインレート性能が得られます。
| その他のチェックリスト項目 |
システム・アーキテクチャの評価の際には、スケーラビリティ、システム効率、およびパフォーマンス以外にも、その他の重要な点を考慮する必要があります。たとえば、次のような点を考慮します。
- 新しいスイッチング・ファブリックと既存のライン・カードの間に後方互換性があるかどうかによって、ルータのインフラストラクチャに対する投資が大幅に保護されるかどうかが決まります。
- ライン・カードを「ホット・スワップ」、すなわちシステムを停止することなくライン・カードを取り替えまたは追加する機能。この機能は、システム全体の可用時間および統合性に大きく貢献します。
- 特定のシャーシの形状的な要素およびスロットの個数を決定する必要があります。たとえば、1 台のシャーシにたくさんのスロットが装備されていれば、ネットワーク全体のスケーラビリティが高くなります。これは、POP 内のルータを相互接続するライン・カードに使用されるシステム・スロットの数が多いほど、POP を相互接続するインターフェースを装備するためのスロットが少なくなるからです。利用可能なスロットが多いほど、POP 間の伝送ロード向けの帯域幅が大きくなります。さらに、ルータの容量が大きければ、管理するルーティング・ドメインの数が少なくなり、ネットワークが単純化されます。
- 特定のスループットを実現する場合に、さまざまなコンフィギュレーションが可能である点も、考慮すべき重要な要素です。たとえば、10 Gbps の帯域幅を実現するために、OC-192c/STM-64c インターフェースよりも、単一のライン・カード上の 4 本の OC-48c/STM-16c（2.5 Gbps）ポートを希望するサービス・プロバイダがあります。たとえば、あるサービス・プロバイダが OC-48c/STM-16c の専用回線サービスを大規模 Web ホスティングまたは電子商取引のカスタマに販売する場合、その POP における OC-48c/STM-16c インターフェースを使用した同様のサービスを中止する必要があるかもしれません。
| 結論 |
インターネット規模のトラフィックのロードに対応するための最適なハイエンドのルータ・アーキテクチャは、必然的に分散型になります。言い方を換えれば、ルータのパケット転送機能に関連付けられた処理用およびバッファリング用メモリが、システム内の各ライン・カードに物理的および論理的に分散されます。このような設定により、サービス・プロバイダは、トラフィック量の増大に伴う、限られた共有 CPU およびバッファリング・リソースの不足によるパフォーマンスの低下を未然に回避できます。
さらに、ライン・カード上にバッファを装備したクロスバー・スイッチ・ファブリックおよび洗練されたキューイングと集中管理型のスケジューリング機能の使用によって、大容量分散型システムの効率が向上します。クロスバー・スイッチ・ファブリックでは、システム内のライン・カード間でパケットを送受信することにより、同じ機能が実現されます。
それぞれのルータ・アーキテクチャの特性には、ネットワーク・システム全体におけるルータのアプリケーションに応じて変化する重要度のレベルがあります。大規模インターネット・バックボーンにおいて最も共通に重要であるとされる特性は、パフォーマンス、信頼性、およびスケーラビリティです。Cisco 12000 シリーズのインターネット・ルータなど、スケジューラ・ベースのクロスバー・スイッチ・ファブリックによる分散型の転送およびバッファリング機能が、この複合的な要件すべてを最適に満たすアーキテクチャです。
| 更新日：2001 年 8 月 10 日 |
