Routers : Routers Cisco de la serie 7200

Especificación del diseño de Interfaz en serie de alta velocidad (HSSI)

16 Enero 2016 - Traducción Automática
Otras Versiones: PDFpdf | Inglés (12 Noviembre 2015) | Comentarios


Contenido


Introducción

Este documento especifica la interfaz de capa física que existe entre un DTE como un router de alta velocidad o un dispositivo de datos similares y un DCE como un DS3 (44.736 Mbps) o SONET STS-1 (51.84 Mbps) DSU.

prerrequisitos

Requisitos

No hay requisitos específicos para este documento.

Componentes Utilizados

Este documento no tiene restricciones específicas en cuanto a versiones de software y de hardware.

Convenciones

Consulte Convenciones de Consejos TécnicosCisco para obtener más información sobre las convenciones del documento.

Aviso y autores

Aviso

el Cisco Systems, incorporado y el establecimiento de una red del T3plus, Incorporated no hacen ninguna representación por lo que se refiere a y no autorizan la información ua de los en la especificación, sino suministran tales de buena fe y al mejor de su conocimiento y capacidad. Sin la restricción de la generalidad del precedente, el establecimiento de una red del Cisco Systems y del T3plus no hace ningunas representaciones o garantía en cuanto a la aptitud para un propósito determinado, o si o no el uso de la información en la especificación puede infringir cualquier patente u otras derechas de la cualquier persona. El receptor ignora los reclamos que puede tener en contra de Cisco Systems o de T3plus Networking respecto al uso que haga el receptor de la información o de los productos que se derivan de allí.

Se otorga permiso para reproducir y distribuir esta especificación suministrada:

  • Los nombres Cisco Systems, Inc. y T3plus Networking, Inc. aparecen como autores,

  • una copia de este aviso aparece en todas las copias,

  • la información de este documento no sufrió modificaciones ni alteraciones.

El contenido de este documento no se puede alterar o modificar sin el permiso expreso por escrito del establecimiento de una red del Cisco Systems y del T3plus. Se piensa que este documento servirá como especificación de interfaz serial de alta velocidad y se desarrollará en un estándar de la industria. Por este motivo, se espera que en el futuro se haga una revisión de esta especificación para reflejar, a medida que vayan surgiendo, los requerimientos adicionales o la adhesión a nuevos estándares locales o internacionales. el establecimiento de una red del Cisco Systems y del T3plus se reserva la derecha de alterar o de modificar esta especificación o el equipo que se relaciona con en cualquier momento sin previó aviso y sin el defecto.

Coautores

John T. Chapman		
	cisco Systems, Inc.     	jchapman@cisco.com
	1525 O'Brien Drive	        TEL: (415) 688-7651 	
	Menlo Park, Ca 94025

Tomas expressway TEL de mitri@t3plus.com 2840 San del T3plus Networking, Inc. de Mitri Halabi: Santa Clara del (408) 727-4545, Ca, FAX 95051: (408) 727-5151

Para recibir las copias actualizadas de esta especificación, es recomendable pedir que le agregan a la lista de correo de la Especificación HSSI de Cisco Systems o de establecimiento de una red del T3plus.

Problema anexo 1 HSSI

Éste es un conjunto de 3 anexos para la especificación HSSI para documentar los agregados y aclaraciones de la especificación HSSI desde la versión 2.11 y para mejorar las capacidades de funcionamiento y de diagnóstico para el Equipo de terminación de circuito de datos (DCE) y las Unidades de servicio de datos (DSU).

Addendum #1

Borre todas las referencias al “reloj debe ser mantenido para los ciclos n después de los datos válidos más recientes.” Esto concuerda con el hecho de que HSSI sea una especificación de capa 1, y por lo tanto no tiene conocimiento de la validez de los datos.

Reemplace con la redacción siguiente:

“Para facilitar las diversas implementaciones del multiplexor del bit/del byte/de la trama DCE, el reloj se puede abrir para permitir la cancelacíon de los impulsos de entramado y para permitir la limitación del ancho de banda del HSSI.

El intervalo de brecha máximo no está especificado. Sin embargo, se espera que las fuentes de reloj ST y RT sean generalmente continuas cuando se afirman el TA y CA. Un intervalo de separación se mide como la cantidad de tiempo entre dos bordes consecutivos de reloj de la misma cuesta.

La velocidad de transferencia instantánea de datos debe nunca exceder el 52 Mbps.”

Addendum #2

1.5 kohmios de resistencia deben ser utilizados en vez de los kohmios de resistencia 10 para el pullup y tiran hacia abajo las funciones en todos los receptores. Esto permite que los 150 mínimos apropiado del mvolts sean desarrollados a través de los 110 ohmios que terminan los resistores.

Addendum #3

Una señal opcional, LC, se ha agregado del DCE al equipo de terminal de datos (DTE) en los contactos reservados 5 (+) y 30 del par de señal (-). El LC es una señal de pedido de Loopback del DCE al DTE, de pedir que el DTE proporciona un Loopback Path al DCE. Más concretamente, el DTE fijaría el TT=RT y el SD=RD. El ST no sería utilizado, y no se podía confiar sobre como fuente de reloj válida en estas circunstancias.

Esto luego permitiría que el diagnóstico de administración de la red DCE/DSU pruebe la interfaz DCE/DTE en forma independiente de DTE. Esto responde a la filosofía de HSSI que establece que ambos, el DCE y el DTE, son pares inteligentes independientes y que el DCE es capaz y responsable de mantener su propio canal de comunicación de datos.

En caso que el DTE y el DCE afirmaran las peticiones de Loopback, el DTE será dado la preferencia.

1.0 Uso previsto

Este documento especifica la interfaz de capa física que existe entre un DTE como un router de alta velocidad o un dispositivo de datos similares y un DCE como un DS3 (44.736 Mbps) o SONET STS-1 (51.84 Mbps) DSU. Las extensiones futuras a esta especificación pueden incluir el soporte para las tarifas hasta SONET STS-3 (155.52 Mbps).

1.1 Organización del documento

La sección 1 introduce HSSI y lo relaciona con otras especificaciones. La sección 2 contiene una lista de los Términos y definición usados en esta especificación. La Sección 3 define las especificaciones eléctricas, incluidos los nombres de las señales, las definiciones, las características, el funcionamiento y la sincronización. La Sección 4 describe las propiedades físicas como tipos de conectores, tipos de cables y asignaciones de pin. El Apéndice A relaciona gráficamente las relaciones de sincronización. El apéndice B define gráficamente a las convenciones de polaridad. El C del apéndice tiene una análisis detallado de la Inmunidad al ruido ECL.

1.2 Comparación a los estándares existentes

Con respecto a la serie de estándares ANSI/EIA, EIA-232-D, EIA-422-A, EIA-423-A, EIA-449, y EIA-530, esta especificación difiere porque:

  • admite velocidades en bits seriales de hasta 52 Mbps

  • niveles de transmisión de la lógica de acoplamiento por emisor (ECL) de las aplicaciones

  • permite espaciar las señales de sincronización, es decir, en forma discontinua

  • utiliza un protocolo de señal de control simplificado

  • utiliza un protocolo de señal de loopback más detallado

  • usa un conector diferente

2.0 Términos y definición

Esta especificación utiliza las siguientes definiciones:

Analog Loopback:

Un loopback en cualquier dirección que se asocia al lado de la línea de un DCE.

Aserción:

(+side) de una señal dada esté en Voh potencial mientras que (- lado) de la misma señal esté en el potencial vol. (referencia: sección 3.2 y apéndice B)

Deassertion:

El (lado+) de una determinada señal estará potencialmente en Vol mientras que el (lado-) de la misma señal estará potencialmente en Voh.

Data Communications Channel:

Los medios de transmisión y el equipo que interviene involucrados en la transferencia de información entre los DCE. En esta especificación, el Data Communications Channel se asume para ser lleno - duplex.

DCE:

Data Communications Equipment. Los dispositivos y conexiones de una red de comunicaciones que conectan el canal de comunicaciones de datos al dispositivo final (DTE). Esto se utilizará para describir el CSU/DSU.

Digital Loopback:

Un loopback en cualquier dirección que se asocia al puerto DTE de un DCE.

DS3:

Nivel 3 de señal digital. También conocido como T3. Equivalente en el ancho de banda a 28 T1. La velocidad de bits es 44.736 Mbps.

DSU:

Unidad de servicio de datos. Proporciona un DTE con acceso a los recursos de telecomunicaciones digitales.

DTE:

Equipo de terminal de datos. Parte de una estación de datos que funciona como origen de datos, destino de datos o ambos y que posibilita la función de control de las comunicaciones de datos según protocolos. Esto se utilizará para describir un router o un dispositivo similar.

Reloj abierto:

Una secuencia de reloj a una velocidad nominal de bits que puede ser impulsos de reloj que falta en los intervalos arbitrarios para las longitudes arbitrarias de tiempo.

OC-N:

La señal óptica que surge de una conversión óptica de una señal STS-N.

SONET:

Red óptica sincrónica. Un estándar ANSI/CCITT para estandardizar el uso de los sistemas de comunicación óptica.

STS-N:

Nivel n de señal de transporte sincrónica, donde n = 1,3,9,12,18,24,36,48. STS-1 es la señal lógica básica del bloque de construcción para SONET con una velocidad de 51.84 Mbps. El nivel STS-N se obtiene intercalando bytes de las señales N STS-1 junto con una velocidad de N veces 51.84 Mbps.

Especificación eléctrica del 3.0

3.1 Definiciones de la señal

 
                  +-------+                  +-------+
                  |       |<------ RT -------|       |
                  |       |<------ RD -------|       |
                  |       |                  |       |
                  |       |<------ ST -------|       |
                  |       |------- TT ------>|       |
                  |       |------- SD ------>|       |
                  |  DTE  |                  |  DCE  |
                  |       |------- TA ------>|       |
                  |       |<------ CA -------|       |
                  |       |------- LA ------>|       |
                  |       |------- LB ------>|       |
                  |       |                  |       |
                  |       |------- SG -------|       |
                  |       X------- SH -------X       |
                  +-------+                  +-------+
 

RT: Sincronización de recepción

Dirección: del DCE

RT consiste en saltos de reloj con una velocidad máxima de bits de 52 Mbps y proporciona información de receive signal element timing para RD.

RD: Recibir datos

Dirección: del DCE

Las señales de datos generadas por DCE, en respuesta a las señales de línea de canal de datos recibidas desde una estación de datos remota, se transfieren en este circuito a DTE. RD es sincrónico con RT.

ST: Envíe la sincronización

Dirección: del DCE

ST consiste en saltos del reloj con una velocidad máxima de bits de 52 Mbps y proporciona información de temporización del elemento señal de transmisión al DTE.

TT: Temporización de terminal

Dirección: al DCE

TT proporciona información de temporización de elementos de señal de transmisión a DCE. TT es el retorno de la señal de eco de ST al DCE (Equipo de comunicación de datos) por el DTE (Equipo terminal de datos). La TT debe ser guardada en la memoria intermedia sólo por el DTE y no debe estar precedida por cualquier otra señal.

SD: Envíe los datos

Dirección: al DCE

Las señales de datos originadas por DTE serán transmitidas por el canal de datos a una estación en el extremo lejano. SD es sincrónica con TT.

TA: equipo de terminal de datos disponible

Dirección: al DCE

La TA será afirmada por el DTE independientemente de la autoridad certificadora, cuando el DTE esté preparado tanto para recibir como para enviar datos hacia y desde el DCE. La Transmisión de datos no debe comenzar hasta que CA también haya sido afirmado por el DCE.

Si el Data Communications Channel requiere a un patrón de datos de la señal de mantenimiento cuando el DTE es disconnected, después el DCE suministrará este modelo mientras que el TA es deasserted.

CA: Data Communications Equipment disponible

Dirección: del DCE

CA será afirmado por el DCE, independientemente del TA, cuando el DCE se prepara a envía y recibe los datos a y desde el DTE. Esto indica que el DCE obtuvo un canal de comunicaciones de datos válido. La Transmisión de datos no debe comenzar hasta que el TA también haya sido afirmado por el DTE.

LA: Circuito A del loopback

LB: Circuito B del loopback

Dirección: al DCE

El LA y el LB son afirmados por el DTE para hacer el DCE y su Data Communications Channel asociado proporcionar uno de tres Loopback Mode de diagnóstico. Específicamente,

  • LB = 0, LA = 0: ningún loopback

  • LB = 1, LA = 1: Local DTE Loopback

  • LB = 0, LA = 1: loopback de la línea local

  • LB = 1, LA = 0: loopback de la línea remota

El A1 representa la aserción, y el a0 representa el deassertion.

Un loopback (digital) local DTE ocurre en el puerto DTE del DCE y se utiliza para probar el link entre el DTE y el DCE. Un loopback (analogico) de la línea local ocurre en el puerto del lado de la línea del DCE y se utiliza para probar la funcionalidad de DCE. Un loopback (analogico) de la línea remota ocurre en la línea puerto del telecontrol DCE y se utiliza para probar las funciones del Data Communications Channel. Estos tres loops de retorno comienzan en esta secuencia. El dispositivo DCE remoto se controla dirigiendo los loops de retorno locales de forma remota. Observe que el LA y el LB son superconjuntos directos de las señales LL (Local Loopback) y RL (Loopback remoto) EIA.

El DCE local DCE continúa manteniendo a CA durante los tres modos de loopback. El DCE remoto denegará la CA cuando se active el loopback remoto. Si el telecontrol DCE puede detectar un Local Loopback en el DCE local, el telecontrol DCE deassert su CA; si no, el telecontrol DCE afirmará su CA cuando hay un Local Loopback en el DCE local.

El DCE implementa el loopback sólo hacia el DTE dominante. Se ignora la recepción de datos del canal de comunicaciones de datos. Envíe los datos al Data Communications Channel se llena de cualquiera que los DTE en jefe envían la secuencia de datos o con un patrón de datos de la señal de mantenimiento, dependiendo de los requisitos específicos del canal de las comunicaciones de datos.

No existe ninguna señal de estado del hardware explícita que indique que el DCE entró en modo de loopback. El DTE espera una cantidad de tiempo apropiada después de afirmar el LA y el LB antes de si se asume que el loopback para ser válido. La cantidad de tiempo apropiada depende de la aplicación y no es parte de esta especificación.

El modo de loopback se aplica a las señales de datos y de temporización. Por lo tanto, en el link DTE – DCE, la misma señal de sincronización podría atravesar el link tres veces, primero como ST, luego como TT y finalmente como RT.

SG: Tierra de señal

Dirección: No aplicable

SG significa una conexión a la tierra del circuito en ambos extremos. SG asegura que los niveles de la señal de transmisión permanezcan dentro del alcance de entrada del modo común de los receptores.

SH: Escudo

Dirección: No aplicable

El escudo encapsula el cable para EMI y no tiene el objetivo implícito de llevar corrientes de retorno de señal. El blindaje está conectado con la tierra de trama DTE directamente y puede elegir una de dos opciones en la tierra de trama DCE. La primera opción es conectar el blindaje a la conexión a tierra del DCE (Equipo de comunicación de datos) directamente. La segunda opción es conectar el blindaje con la tierra de trama DCE con una combinación paralela de 470 ohmios, del +/- los vatios de resistencia 10%, del 1/2, 0.1 uF, +/- 10%, 50 voltios, capacitor cerámico monolítico, y los 0.01 uF, el +/- 10%, 50 voltios, capacitor cerámico monolítico. Esto se muestra a continuación:

                +-------+                       +-------+
                |  DTE  |       shield          |  DCE  |
                |       +---------------------- |       |
                |   X======== signal path ==========X   |                 
                |       +----------------+----- |       |
                |       |              C +--||--+       |                 
                |       |              C +--||--+       |
                |       |              R +-/\/\-+       |                
                |       |                       |       |                 
                +-------+                       +-------+                 
    

La red R-C-C debería estar los más cerca posible de la unión del chasis con el escudo. Porque el blindaje se termina directamente al DTE y al chasis DCE, el blindaje no se da un asignación de pin dentro del conector. La continuidad de escudo entre los cables de conexión se mantiene por la base del conector.

3.2 Características eléctricas

Todas las señales son equilibradas, diferenciado conducidas, y recibidas en los niveles estándar ECL. La tensión negativa de alimentación de ECL, Vee, puede ser de -5,2 VCC +/- 10% o -5,0 VCC +/- 10% en cualquier extremo. Los tiempos ascendentes y los tiempos descendentes se miden en límites de umbral del 20% al 80%.

                
TRANSMITTER:    
             driver type:  ECL 10KH with differential outputs
                           (MC10H109, MC10H124 or equivalent)              
           signal levels:  minimum      typical         maximum           
                     Voh:   -1.02        -0.90           -0.73    Vdc    
                     Vol:   -1.96        -1.75           -1.59    Vdc     
                   Vdiff:    0.59         0.85            1.21    Vdc
                   trise:    0.50           -             2.30     ns
                   tfall:    0.50           -             2.30     ns
       transmission rate:  52 Mbps maximum
             signal type:  electrically balanced with Non Return to Zero 
                           (NRZ) encoding.
             termination:  330 ohms low inductance resistance from each side
                           to Vee.                                       
RECEIVER:       
           receiver type:  ECL 10KH differential line receiver
                           (MC10H115, MC10H116, MC10H125, or equivalent)
             termination:  110 ohms (carbon composition) differential,     
                           5 Kohms common-mode (optional)                 
       min. signal level:  150 mvolts peak-to-peak differential          
       max. signal level:  1.0 volt peak-to-peak differential             
 common mode input range:  -2.85 volts to -0.8 volts (-0.5 volts max)

Los valores se aplican en una temperatura ambiente que varía entre 0 a 75 grados centígrados y han sido ajustados para el rango Vee más amplio.

3.3 Operación de seguridad

En caso que el cable de interfaz no esté presente, los receptores diferenciales de ECL deben omitir un estado conocido. Para garantizar esto, es necesario que cuando use el 10H115 o el 10H116 agregue un +/-1% de 10 kohm, una resistencia para elevar la salida (pull-up resistor) (-lado) del receptor y un +/-1% de 10 kohm, una resistencia para disminuir la salida (pull-down resistor) (+lado) del receptor. Esto creará una terminación longitudinal de 5 kilohmios. El estado predeterminado de todas las señales de interfaces es negado.

No es necesario utilizar las resistencias externas al usar el 10H125, puesto que tiene una red de polarización interna que fuerce un estado bajo de la salida cuando las entradas se dejan la flotación.

La interfaz no debe dañarse a causa de un circuito abierto o una conexión en corto circuito en ninguna combinación de pines.

3.4 El medir el tiempo

La sincronización de la fuente se define como las formas de onda de sincronización generadas en un transmisor. La sincronización del destino se define como incidente de las formas de onda de sincronización en un receptor. Los anchos de los pulsos se miden entre el 50% de los puntos de la amplitud final del pulso. El borde anterior del pulso de sincronización debe definirse como un límite entre negación y afirmación. El borde de cola del pulso de temporización estará definido por el límite entre la afirmación y su opuesto. El ancho mínimo del pulso de sincronización de fuente positiva RT, TT y ST debería ser 7.7 ns. Esto permite una tolerancia de ciclo de fuente en servicio de +/- 10%. Este valor se obtiene de:

 
           10% = ((9.61 ns - 7.7 ns)/19.23 ns) x 100%
where:
           19.23 ns = 1 / (52 Mbps)
            9.61 ns = 19.23 ns * 1/2 cycle

Los datos cambiarán a su nuevo estado dentro de +/- 3 ns del borde delantero del pulso de sincronización de la fuente.

El ancho del pulso de sincronización de destino mínimo positivo de RT, TT y ST será de 6.7 ns. Los datos cambiarán a su nuevo estado dentro de +/- 5 ns del borde delantero del pulso del reloj del destino. Estos números permiten elementos de distorsión de la transmisión de 1.0 ns de distorsión de ancho de pulso y 2.0 ns de reloj a desviación de datos. Este deja 1.7 ns para el tiempo de configuración del receptor.

Los datos se considerarán válidos en el extremo final. De este modo, los datos del reloj del transmisor fuera en el borde anterior y los datos del reloj del receptor dentro en el extremo posterior. Esto permite una ventana de aceptación para el error de desviación de datos del reloj.

El retardo del puerto ST al puerto TT dentro del DTE será menos de 25 ns. El DCE debe poder tolerar un retraso de al menos 100 ns entre su puerto ST y su puerto TT. Esto permite un retraso de 75 ns por cada 15 metros de cable.

El RT y el ST pueden ser abiertos. En el evento que llegan a ser discapacitados por el DCE, el inhabilitar RT no deben ocurrir hasta que 23 impulsos de reloj después de que los datos válidos más recientes en el RD, y el inhabilitar ST no deban ocurrir hasta 1 impulso de reloj después de los datos válidos más recientes en el SD. La definición de datos válidos depende de la aplicación y no es sujeto de esta especificación.

CA y el TA son asíncronos de uno a. En la afirmación de CA, las señales ST, RT y RD no se considerarán válidas para al menos 40 ns. En la afirmación de TA, las señales TT y SD no se considerarán válidas para al menos 40 ns. Esto tiene como objetivo otorgarle al extremo receptor suficiente tiempo para la configuración.

No se debe eliminar la aserción de TA hasta al menos un pulso de reloj después de que se haya transmitido el último bit de datos válido en SD. Esto no se aplica para las CA porque los datos son transparentes para el DCE.

4.0 Especificación física

El cable que conecta DCE con DTE está compuesto por 25 pares trenzados con un blindaje general de papel de aluminio/trenzado. Ambos conectores del cable son machos. Los puertos DTE y DCE tienen receptáculos hembra. Las dimensiones se dan en los contadores (m) y los pies (pie).

4.1 Físico

 cable type:            multi-conductor cable, consisting of 25 twisted pairs
                        cabled together with an overall double shield and  
                        PVC jacket     
 gauge:                 28 AWG, 7 strands of 36 AWG, tinned annealed copper,
                        nominal 0.015 in. diameter
 insulation:            polyethylene or polypropylene; 0.24 mm, .0095 in.
                        nominal wall thickness; 0.86 mm +/- 0.025 mm, .034 in.
                        +/- 0.001 in. outside diameter
 foil shield:           0.051 mm, 0.002 in. nominal aluminum/polyester/
                        aluminum laminated tape spiral wrapped around the
                        cable core with a 25% minimum overlap
 braid shield:          braided 36 AWG, tinned plated copper in accordance
                        with 80% minimum coverage
 jacket:                75 degrees C flexible polyvinylchloride
 jacket wall:           0.51 mm, 0.020 in. minimum thickness
 dielectic strength:    1000 VAC for 1 minute
 outside diameter:      10.41 mm +/- 0.18 mm, 0.405 in. +/- 0.015 in.      
 agency complience:     CL2, UL Subject 13, NEC 725-51(c) + 53(e)
 manufacturer p/n:      QUINTEC (Madison Cable 4084) 
                        ICONTEC  RTF-40-25P-2  (Berk-tek, C&M)

4.2 Eléctrico


 
 maximum length:                          15 m             50 ft          
 
 nominal length:                           2 m              6 ft
 maximum DCR at 20 C:                     23 ohms/km       70 ohms/1000ft 
 differential impedance at 50 MHz:          
        nominal: (95% or more pairs)     110 ohms     (+/- 11 ohms)
        maximum:                         110 ohms     (+/- 15 ohms)
 signal attenuation at 50 MHz:          0.28 dB/m       0.085 dB/ft
 mutual capacitance within pair, 
        minimum:                          34 pF/m        10.5 pF/ft
        nominal: (95% or more pairs)      41 pF/m        12.5 pF/ft  (+/- 10%)
        maximum:                          48 pF/m        15.0 pF/ft
 capacitance, pair to shield,
        maximum:                          78 pF/m          24 pF/ft
          delta:                         2.6 pF/m         0.8 pF/ft
 propagation delay,
        maximum:   (65% of c)           5.18 ns/m        1.58 ns/ft       
          delta:                        0.13 ns/m        0.04 ns/ft

4.3 Conector

      
 plug connector type:   2 row, 50 pin, shielded tab connectors     
                        AMP plug part number 749111-4 or equivalent
                        AMP shell part number 749193-2 or equivalent
        
 receptacle type:       2 row, 50 pin, receptical header with rails and latch
                        blocks.  AMP part number 749075-5, 749903-5 or
                        equivalent

4.4 Asignación de pin

 
            Signal Name           Dir.     Pin # (+side)   Pin # (-side)
        -----------------------   ----     -------------   -------------
        SG - Signal Ground        ---            1              26
        RT - Receive Timing       <--            2              27 
        CA - DCE Available        <--            3              28 
        RD - Receive Data         <--            4              29  
           - reserved             <--            5              30
        ST - Send Timing          <--            6              31        
        SG - Signal Ground        ---            7              32    
        TA - DTE Available        -->            8              33
        TT - Terminal Timing      -->            9              34
        LA - Loopback circuit A   -->           10              35
        SD - Send Data            -->           11              36
        LB - Loopback circuit B   -->           12              37
        SG - Signal Ground        ---           13              38
             5 ancillary to DCE   -->         14 - 18         39 - 43   
        SG - Signal Ground        ---           19              44      
             5 ancillary from DCE <--         20 - 24         45 - 49
        SG - Signal Ground        ---           25              50 

Fije los pares 5&30, 14&30 a 18&43, y 20&45 a 24&49 se reservan para uso futuro. Para permitir la futura compatibilidad descendente, no debe existir ningún tipo de señal ni receptor conectados a estos pines.

(Apéndices A&B no disponibles)

Apéndice C: Inmunidad al ruido

Este apéndice calcula la inmunidad al ruido de esta interfaz. Los 150 mvolts normales de inmunidad de ruido especificados para el circuito ECL 10KH no corresponden a este caso dado que las entradas de diferencial no utilizan la tensión Vbb polarizada interna del circuito ECL.

Los márgenes de ruido del modo común (NMcm) y del modo diferencial (NMdiff) para los receptores de línea diferencial 10H115 y 10H116 son:

  NMcm+  =  Vcm_max - Voh_max  =  -0.50 Vdc - (-0.81 Vdc)  =  310 mVdc    
  
 
  NMcm-  =  Vol_min - Vcm_min  =  -1.95 Vdc - (-2.85 Vdc)  =  900 mVdc
 
  NMdiff =  Vod_min * length * attenuation/length - Vid_min
 
         =  10^((20log(.59) - 50(.085))/20) - 150 mv       =  361 mv
  in dB:
         =  20log(.361) - 20log(.15)              

Las tensiones están a 25 grados Celsius. Vcm_max fue elegido para estar 100 mv por debajo del punto de saturación Vih = -0.4 voltios.

El receptor diferencial 10H125 tiene una fuente +5 Vdc y puede manejar una gran excursión positiva en su entrada. El rendimiento de margen de ruido de 10H125 es:

NMcm+  =  Vcm_max - Voh_max  =   1.19 Vdc - (-0.81 Vdc)

NMcm- y NMdiff son lo mismo para todas las piezas. Para permitir el uso de todos los receptores, el ruido de modo común del peor caso en el receptor debe limitarse a 310 mvdc.

Interprete el rango de modo común, Vcm_max a Vcm_min, como el rango máximo de los voltajes absolutos que se pueden aplicar a la entrada del receptor, independiente del voltaje diferencial aplicado. El rango de voltaje de señal, Voh_max to Vol_min, representa el rango máximo de voltajes absolutos que producirá el transmisor. La diferencia entre estos dos rangos representa los márgenes de ruido de modo común, NMcm+ y NMcm-, donde NMcm+ es la máxima excursión para el ruido aditivo de modo común y NMcm- es la máxima excursión para el ruido sustractivo de modo común.

Con masas de par trenzado de 15 metros, se requiere la siguiente cantidad de corriente de loop de masa para consumir el modo común de margen de ruido:

        I_ground  =  NMcm+ / (cable_resistance/5 pairs)
            
                  =  (310 mVdc) / (70 mohms/foot x 50 feet / 10 wires)
 
                  =  0.9 amps dc 

Esta cantidad de corriente nunca debe estar presente en condiciones normales de operación.

El ruido del Modo típico tendrá un pequeño efecto en la margen de ruido diferencial, Vdf_app. Más precisamente, Vdf_app sería afectado por el ruido que se introduce por un lado de los carriles de energía en el transmisor. El ECL Vcc tiene una proporción de rechazo de fuente de alimentación (PSRR) de 0 DB mientras que la uve ECL tiene un PSRR por orden de DB 38. De esta manera, para minimizar ruidos diferenciales, Vcc está conectada a tierra y Vee está conectada a una fuente de energía negativa.

Discusiones relacionadas de la comunidad de soporte de Cisco

La Comunidad de Soporte de Cisco es un foro donde usted puede preguntar y responder, ofrecer sugerencias y colaborar con colegas.


Información Relacionada


Document ID: 14218