Modo de transferencia asíncrona (ATM) : Servicios de emulación de circuitos (CES)

Tarifas calculadoras de la célula ATM en un circuito virtual de emulación de circuito

17 Octubre 2016 - Traducción Automática
Otras Versiones: PDFpdf | Inglés (22 Agosto 2015) | Comentarios


Contenido


Introducción

El comando show ces circuit interface cbr en un switch ATM de oficina central visualiza la información de circuito detallada para una conexión del Circuit Emulation Service (CES) en Velocidad de bits constante (CBR) una interfaz. Entre los valores visualizados están la velocidad de celda y la velocidad de bits, tal y como se muestra en de esta salida de muestra:

Switch#show ces circuit interface cbr 0/0/1 1 
   Circuit:Name CBR0/0/1:1, Circuit-state ADMIN_UP / Interface CBR0/0/1,    
   Circuit_id 1, Port-Type T1, Port-State UP 
   Port Clocking network-derived, aal1 Clocking Method CESIWF_AAL1_CLOCK_SYNC    
   Channel in use on this port: 1-24 
   Channels used by this circuit: 1-12 
   Cell-Rate: 2043, Bit-Rate 768000 
   cas OFF, cell_header 0x4100 (vci = 1040) 
   Configured CDV 2000 usecs, Measured CDV unavailable 
   De-jitter: UnderFlow unavailable, OverFlow unavaliable 
   ErrTolerance 8, idleCircuitdetect OFF, onHookIdleCode 0x0 
   state: VcActive, maxQueueDepth 42, startDequeueDepth 25 
   Partial Fill: 47, Structured Data Transfer 288    
   Active SoftVC 
   Src:atm addr 47.0091.8100.0000.0061.705a.cd01.4000.0c80.0034.10 vpi 0, vci 1040 
   Dst:atm addr 47.0091.8100.0000.0060.5c71.2001.4000.0c80.1034.10

La velocidad calculada de celda varía con el número de intervalos de tiempo configurados para el circuito, así como si el relleno parcial y las opciones del Channel Associated Signalling (CAS) están habilitados.

Este documento aclara la fórmula que las interfaces CBR que soportan el uso CES de calcular visualizado la velocidad de celda. Esto es realizada primero ilustrando el formato de una célula ATM que utilice el capa 1 de adaptación ATM (AAL1) y byte de los tamaños del bloque el mayor de un con el CES estructurado.

prerrequisitos

Requisitos

No hay requisitos específicos para este documento.

Componentes Utilizados

Este documento no tiene restricciones específicas en cuanto a versiones de software y de hardware.

Convenciones

Consulte Convenciones de Consejos TécnicosCisco para obtener más información sobre las convenciones del documento.

Entienda formato de celda de ATM con AAL1

El CES utiliza la clase de servicio CBR y el AAL1 para emular a una conexión de la velocidad en bits constante, tal como T1 o E1. La recomendación I.363.1 ITU-T define el AAL1.

Una célula ATM que utiliza el AAL1 en la subcapa AAL “roba” un byte del campo Payload 48-byte de la célula para una cabecera AAL1. Este byte robado consiste en dos subregistros: el campo y la protección de número de secuencia (SNP) del número de secuencia (SN) colocan. A su vez, cada subregistro consiste en sus propios subregistros que proporcionen los grupos fecha/hora, los números de secuencia y otros bits para adaptar la naturaleza asíncrona de la atmósfera al Layer 1 síncrono. La red ATM utiliza estos bits para ayudar a resolver los problemas con la Variación de retraso de celda, la inserción errónea de celda, y la pérdida de celda.

El AAL1 transfiere los datos en dos modos:

  • Estructurado — Asocia uno o más slots de tiempo del nivel 0 de señal digital del T1 o E1 (DS-0) a un circuito virtual permanente (PVC) atmósfera. Cada slot de tiempo DS-0 o canal representa un solo circuito del Nx64 que pueda transmitir los datos de CBR hasta una tasa de 64 kbps. Por ejemplo, mucho codecs video actúa a las tarifas del kbps del Nx64. El modo estructurado permite que usted configure cada códec de video para tener un subconjunto del ancho de banda T1.

  • No estructurado — Asocia el ancho de banda entero del T1 o E1 o todos los slots de tiempo DS-0 a una atmósfera PVC.

Los modos Both utilizan el byte de la cabecera AAL1. Además, el modo estructurado también roba otro byte para el uso como byte indicador, que depende del tamaño del bloque. Esto se discute en la siguiente sección.

Estos diagramas ilustran la diferencia entre las células no estructuradas y estructuradas AAL1:

Formato no estructurado del unidad de datos del protocolo (PDU)

ces-cellrate1.gif

Formato estructurado PDU

ces-cellrate2.gif

Nota: Se utiliza el byte indicador cuando el tamaño del bloque en el campo Payload es mayor de un byte.

Campo Descripción
Campo del número de secuencia
Convergence Sublayer Indication (CSI) Lleva uno de dos conjuntos de la información, que depende del PDU:
  • PDU de número impar — Transporta la información de sincronización, específicamente los cuatro bits de un sello de hora residual síncrona (SRTS). Usando un bit en solamente el PDU de número impar significa que toma ocho PDU para transportar un solo sello de fecha/hora. Esta información, así como el reloj de red ATM común, permite reconstruir la secuencia original del reloj en el lado de la recepción. Si SRTS no se utiliza, el valor de este campo se fija a cero.
  • PDU pares — Indica si la trama es estructurada o no estructurada. Si está estructurado, Cisco requiere un byte de tara adicional cada ocho células cuando el tamaño del bloque dentro del campo Payload es mayor de un byte. Este byte se conoce como el byte indicador.
Cuenta de la secuencia Soporta un modulo-8 en dirección contraria identifican las células ATM MIS-ordenadas, misinserted y perdidas.
Campo de la protección de número de secuencia
verificación por redundancia cíclica (CRC)-3 Protege la información de sincronización y secuenciación importante llevó adentro CSI y los campos de conteo de la secuencia.
Paridad Proporciona la protección contra los errores de bit adicional en la cabecera AAL1. Cubre los primeros siete bits de la encabezado, de ese CSI, de la cuenta de la secuencia, y del CRC-3.

Entienda el byte indicador

El AAL1 estructurado utiliza los bloques de longitud fija de los datos. Cada bloque consiste en un cierto número de octetos para soportar los canales de voz del usuario múltiple dentro de un virtual circuit (VC). Un puntero de carga útil es necesario en el servicio estructurado puesto que el bloque AAL1 es más grande de un octeto.

El diseño real de los datos KBPS del Nx64 dentro de los bloques depende del tipo de señalización.

  • Señalización del canal común — Codifique el Nx64 sin la señalización implica la colección de un octeto de cada intervalo de tiempo y después de agruparlos en orden.

  • Channel Associated Signalling — Cada bloque AAL1 se divide en dos secciones. El primer lleva el payload del kbps del Nx64, mientras que el segundo lleva los bits de señalización. La parte del payload la estructura es un multiframe de largo, los octetos Nx24 para el DS1 y los octetos Nx16 para el e1.

El uso del modo estructurado con el byte indicador y del Channel Associated Signalling afecta a la fórmula del Cells-per-second CES. Por lo tanto, esto afecta al número de células necesarias para enviar cierto valor del kbps del tráfico a través de la atmósfera PVC.

Nota: Con el modo no estructurado, la función de mapeo asocia simplemente cada bit entre la capa AAL1 y el puerto CBR del T1 o E1.

Entienda el relleno parcial

Una muestra de la voz digitalizada es normalmente un byte, aunque mucho codecs de la Voz utilice menos ancho de banda. Refiera a la voz sobre IP - Por el consumo de ancho de banda de la llamada para más información. La colección de bastantes bytes, tales como ejemplos de voz, llenar a una célula ATM introduce el retardo del ensamblaje de la carga útil de la celda en el extremo de la transmisión. La recomendación de CES del foro ATM permite la interfaz ATM de la fuente, conocida como la función entre redes CES (IWF), para transmitir solamente las células y a los ocho caracteres ficticios llenados parcialmente del uso en las posiciones byte sin utilizar para reducir tales retardo.

Publique los intervalos de tiempo del {id} del circuito de los ces {slot ids)} comando del {bytes} del relleno parcial de fijar la cantidad de bytes en cada célula llenada parcialmente. Observe que el relleno parcial reduce el retardo a expensas de una velocidad de celda más alta, como se ve en los ejemplos de escenario en la siguiente sección.

Escenarios de ejemplo de cambio de velocidad de célula

Ahora que usted entiende los conceptos explicados en este documento, las demostraciones de esta sección cómo el relleno parcial y CAS afectan a la velocidad de celda en relación con la velocidad de bits basada en el número de los intervalos de tiempo T1. Cuando usted lee a través de los ejemplos de escenario, considere estas puntas:

  • Las velocidades de celda son derivadas por la división de la octeto-tarifa requerida del usuario por el número de octetos del usuario llevados por la célula. Es decir la velocidad de celda se calcula generalmente con una fórmula que utilice 47 bytes por celda, no los 53 bytes completos.

  • El AAL1 roba otro byte de la porción del payload 48-byte para una cabecera AAL1. Vea la recomendación I.363.1 ITU-T para el formato de la encabezado.

  • Durante un ciclo de cada ocho celdas consecutivas, el CES estructurado introduce otro byte para el puntero de la estructura AAL1 si el tamaño del bloque es mayor de un octeto, que deja 46 bytes de carga útil por la célula.

  • El relleno parcial significa que el CES IWF no espera el número completo de ejemplos de voz del octeto, pero envía bastante las células llenadas parcialmente para reducir transmite el retardo.

Nota: Todas las fórmulas descritas en los ejemplos de escenario vienen directamente de la recomendación del v2 CESleavingcisco.com , que usted puede descargar sin la carga del sitio web del foro ATM.

Estos ejemplos de escenario utilizan un switch LightStream 1010 de ATM con un Software Release 12.0(16) de cuatro orificios del ½ del módulo port adapter T1 CES (PAM) y del ¿Â de Cisco IOSïÂ. En la velocidad de célula de cresta de estas fórmulas, de la significa PCR y Prioridad de pérdida de celda de la significa CLP.

Ejemplo 1: Configuración estándar con CES no estructurado

Fórmulas T1:

  • PCR (CLP=0+1) = 1544 datos del usuario de los kbits por segundo = 4107 células por segundo

  • 4107 células por segundo > (1.544 x 106 bits por segundo + 130)/(PPM 47 AAL1 octetos/célula x 8 bits/octeto)

Fórmulas del e1:

  • PCR (CLP=0+1) = 2048 datos del usuario del kbit/s = 5447 células por segundo

  • 5447 células por segundo > (2.048 x 106 bits por segundo + 50)/(PPM 47 AAL1 octetos/célula x 8 bits/octeto)

Este ejemplo muestra que el CES PAM de hecho utiliza la fórmula antedicha y un índice de las células por segundo de 4107 para el T1 lleno.

ls1010-2#show ces circuit interface cbr 3/0/3 0 
   Circuit: Name example1, Circuit-state ADMIN_UP / oper-state UP Interface       
   CBR3/0/3, Circuit_id 0, Port-Type T1, Port-State UP 
   Port Clocking network-derived, aal1 Clocking Method CESIWF_AAL1_CLOCK_SYNC    
   Channel in use on this port: 1-24 
   Channels used by this circuit: 1-24 
   Cell-Rate: 4107, Bit-Rate 1544000 
   cas OFF, cell_header 0xC100 (vci = 3088) 
   Configured CDV 2000 usecs, Measured CDV unavailable 
   De-jitter: UnderFlow 240436, OverFlow 0 
   ErrTolerance 8, idleCircuitdetect OFF, onHookIdleCode 0x0 
   state: VcAlarm, maxQueueDepth 823, startDequeueDepth 435 
   Partial Fill: 47, Structured Data Transfer 0 
   HardPVC 
   src: CBR3/0/3 vpi 0, vci 3088 
   Dst: ATM2/0/0 vpi 0, vci 100    
   interface CBR3/0/3 
      no ip address 
      no ip directed-broadcast 
      ces circuit 0 circuit-name example1 
      ces pvc 0 interface ATM2/0/0 vpi 0 vci 100

Nota: Aunque configuren al modo no estructurado explícitamente, el comando ces aal1 service structured no aparece en la configuración corriente porque este modo es el valor por defecto.

Ejemplo 2: CES estructurados sin relleno parcial o CAS

Fórmula:

  • (8000 x N)/46.875

N es el número de 64 intervalos de tiempo del kbps.

En este ejemplo, un circuito estructurado CES con 10 intervalos de tiempo del kbps del Nx64 se configura. Mire la velocidad calculada de celda: 8000 x 10/46.875 = 1707, que las rondas posteriores del Switch hasta 1708.

ls1010-2(config-if)#ces aal1 service structured 
   Changing to Structured deletes Unstructured circuit 0 proceed? [confirm]    
   ls1010-2(config-if)#ces circuit 1 timeslots 1-5,11-15 circuit-name example2    
   ls1010-2#show ces circuit interface cbr 3/0/3 1 
     Circuit: Name example2, Circuit-state ADMIN_UP / oper-state DOWN Interface           
     CBR3/0/3, Circuit_id 1, Port-Type T1, Port-State UP 
     Port Clocking network-derived, aal1 Clocking Method CESIWF_AAL1_CLOCK_SYNC      
     Channel in use on this port: 1-5,11-15 
     Channels used by this circuit: 1-5,11-15 
     Cell-Rate: 1708, Bit-Rate 640000 
     cas OFF, cell_header 0xC100 (vci = 3088) 
     Configured CDV 2000 usecs, Measured CDV unavailable 
     De-jitter: UnderFlow unavailable, OverFlow unavaliable 
     ErrTolerance 8, idleCircuitdetect OFF, onHookIdleCode 0x0 
     state: VcInactive, maxQueueDepth 0, startDequeueDepth 0 
     Partial Fill: 47, Structured Data Transfer 10 
     Passive SoftVC 
     Src: atm addr 47.0091.8100.0000.0060.3e5a.8f01.4000.0c81.803c.10 vpi 0, vci 3088 
     Dst: atm addr default

Ejemplo 3: CES estructurados con relleno parcial

Fórmula:

  • (8000 x N)/K

K es el número de octetos llenados por la célula, eso es el valor de la celda parcial.

Si usted guarda el mismo circuito que el ejemplo dos y cambia simplemente el valor del relleno parcial a 20, observe que la velocidad de bits permanece lo mismo, y la velocidad de celda aumenta perceptiblemente a partir de 1708 a 4002. La razón de esto es que el relleno parcial significa que el hardware de CES crea una célula cuando acumula apenas 20 bytes de carga útil (típicamente ejemplos de voz), bastante que 47 bytes.

ls1010-2(config-if)#ces circuit 1 timeslots 1-5,11-15 partial-fill ? 
     <20-47>  Number of octets in each AAL1 Cell    
     ls1010-2(config-if)#ces circuit 1 timeslots 1-5,11-15 partial-fill 20    
     ls1010-2#show ces circuit interface cbr 3/0/3 1 
     Circuit: Name example2, Circuit-state ADMIN_UP / oper-state DOWN Interface           
     CBR3/0/3, Circuit_id 1, Port-Type T1, Port-State UP 
     Port Clocking network-derived, aal1 Clocking Method CESIWF_AAL1_CLOCK_SYNC      
     Channel in use on this port: 1-5,11-15 
     Channels used by this circuit: 1-5,11-15 
     Cell-Rate: 4002, Bit-Rate 640000 
     cas OFF, cell_header 0xC100 (vci = 3088) 
     Configured CDV 2000 usecs, Measured CDV unavailable 
     De-jitter: UnderFlow unavailable, OverFlow unavaliable 
     ErrTolerance 8, idleCircuitdetect OFF, onHookIdleCode 0x0 
     state: VcInactive, maxQueueDepth 0, startDequeueDepth 0 
     Partial Fill: 20, Structured Data Transfer 10 
     Passive SoftVC 
     Src: atm addr 47.0091.8100.0000.0060.3e5a.8f01.4000.0c81.803c.10 vpi 0, vci 3088 
     Dst: atm addr default

Ejemplo cuatro: CES estructurados con relleno parcial y CAS

La fórmula para el CES estructurado con el terraplén de la celda parcial, N = uniforme, K= el número de los octetos del usuario AAL1 llenados es:

  • 8000 x [Nx49/48]/K

Refiera a la sección 5.1 de la recomendación del v2 CESleavingcisco.com para otras fórmulas, que incluye ésos para el e1 y enmarcar J2.

Nota: Antes de que usted habilite CAS, publique el comando ces dsx1 signalmode robbedbit para permitir al supuesto Robbed Bit Signalling para llevar los bits de señalización ABCD.

ls1010-2(config-if)#ces circuit 1 cas 
   CAS requires: dsx1 signalmode robbedbit on CBR3/0/3    
   ls1010-2(config-if)#ces dsx1 signalmode robbedbit    
   ls1010-2#show ces circuit interface cbr 3/0/3 1 
     Circuit: Name example2, Circuit-state ADMIN_UP / oper-state DOWN Interface           
     CBR3/0/3, Circuit_id 1, Port-Type T1, Port-State UP 
     Port Clocking network-derived, aal1 Clocking Method CESIWF_AAL1_CLOCK_SYNC      
     Channel in use on this port: 1-5,11-15 
     Channels used by this circuit: 1-5,11-15 
     Cell-Rate: 4096, Bit-Rate 640000 
     cas ON, cell_header 0xC100 (vci = 3088) 
     Configured CDV 2000 usecs, Measured CDV unavailable 
     De-jitter: UnderFlow unavailable, OverFlow unavaliable 
     ErrTolerance 8, idleCircuitdetect OFF, onHookIdleCode 0x0 
     state: VcInactive, maxQueueDepth 0, startDequeueDepth 0 
     Partial Fill: 20, Structured Data Transfer 245 
     Passive SoftVC 
     Src: atm addr 47.0091.8100.0000.0060.3e5a.8f01.4000.0c81.803c.10 vpi 0, vci 3088 
     Dst: atm addr default

Información Relacionada


Document ID: 10424