Switches : Roteadores/Switches de múltiplos serviços Cisco Catalyst 8500 Series

Troubleshooting de hardware para o Catalyst 8540/8510 MSR e o LightStream 1010 ATM switch: Upgrade de IOS

19 Setembro 2015 - Tradução por Computador
Outras Versões: Versão em PDFpdf | Inglês (22 Agosto 2015) | Feedback


Atualização do IOS


Índice


Seção <<<Previous Section>>> seguinte



Cisco oferece diversos software release de Cisco IOS® para o LightStream 1010 e os roteadores de switch ATM do Catalyst 8500. Cada liberação oferece uma combinação de funcionalidade e um suporte a hardware diferentes. Esta seção fornece sugestões do Cisco IOS Software Release geral para estas Plataformas e discute fatores para considerar ao escolher uma liberação.

Visão geral do modelo de versão Cisco IOS

Desde que o IOS release 11.3 (e mais inteiramente desde a Versão 12.0) Cisco seguiu um modelo de versão IOS que use geralmente dois tipos de liberação:
  • Versões principal - Identificado por um nome de versão que não termine com uma letra maiúscula. Por exemplo, liberação 12. 0(15) estão disponível no centro de software para o LightStream 1010. As versões principal do Cisco IOS procuram a maiores estabilidade e qualidade. Por essa razão, as versões principal não aceitam a adição de características ou de Plataformas. Cada revisão de manutenção fornece correções de bug somente.
  • Liberações do Early Deployment (ED) - O Cisco IOS do principal diferente libera-se, Cisco IOS que as versões da ED são os veículos que trazem a novidade ao mercado. Cada revisão de manutenção de uma versão da ED inclui não somente correções de bug, mas um grupo de novos recursos, o suporte a plataforma novo, e os aprimoramentos gerais aos protocolos e à infraestrutura Cisco IOS. Cada um a dois anos, as características e as Plataformas das versões da ED são movidos ao Cisco IOS Release principal seguinte. Entre os tipos de versões da ED são os seguintes:
    • As liberações do Consolidated Technology Early Deployment (CTED) são facilmente identificáveis por seu nome, que termina sempre com um “T” (tecnologia). Os exemplos das versões tecnológicas consolidadas são Cisco IOS 11.3t, 12.0T, e 12.1T.
    • O Specific Technology Early Deployment (STED) libera o alvo um teatro específico da tecnologia ou do mercado. São liberados sempre em Plataformas específicas. Versões STED são identificadas utilizando duas letras anexadas ao lançamento de versão principal. A primeira letra identifica a tecnologia alvo. Por exemplo, “W” indica que a liberação está visada ao ATM, à Comutação LAN, e à tecnologia do switching da camada 3. Os Cisco IOS Release 11.2WA3, 11.3WA4 e 12.0W5 para roteadores de switch ATM Cisco são todos os exemplos das versões STED.
A informação adicional na versão Cisco treina e o modelo de versão está disponível no cisco.com no White Paper: Guia de referência IOS Cisco. Mais versão detalhada deste White Paper igualmente está disponível em liberações do Cisco IOS: A referência completa.

12.0 Mainline e 12.0W5 para LightStream 1010

O LightStream 1010 apoia dois trens principais das imagens IOS Cisco: Mainline (linha principal) 12.0 e 12.0W5. Normalmente, uma imagem do mainline fornece a maioria de versão estável para Cisco IOS running de uma plataforma. Contudo, esta diretriz não se aplica ao mainline 12.0 para o LightStream 1010.

A imagem de 12.0 mainline é derivada do trem 11.3WA4, especificamente 11.3(5)WA4(8) a liberação. Após as versões de manutenção primeiras, a imagem de 12.0 mainline não contém nenhuma características nova do LightStream 1010-specific. Os novos recursos que aumentam especificamente a funcionalidade do LightStream 1010 são integrados no trem 12.0W5. Assim, se você precisa somente as características 11.3WA4, Cisco recomenda a imagem de 12.0 mainline como o caminho de manutenção de distribuição geral. Se não, Cisco recomenda a imagem 12.0W5 a mais atrasada.

Além, versões Cisco uma imagem de manutenção para cada plataforma que executa o mainline 12.0. É importante compreender que somente algumas correções de bug do LightStream 1010-specific estão integradas nas versões de linha principal 12.0. Assim, uma versão de linha principal 12.0 mais atrasada para o LightStream 1010 pode ou não pode conter um erro que se aplique especificamente ao LightStream 1010. A tabela a seguir apresenta alguns destes reparos, mas não é significada ser uma lista completa.
 
 

ID de bug da Cisco Fixo-Na liberação Descrição
CSCdr68425 12.0(13) Resolve um problema com criação de um VC macio com os 95 por cento da largura de banda PVP. Em túneis do caminho virtual VBR (VP), os parâmetros de tráfego PCR de um atendimento são verificados agora contra o PCR do túnel um pouco do que contra a largura de banda equivalente máxima do túnel. 
CSCdr16095 12.0(13) Resolve um problema com as configurações de chamada do Circuito Virtual Comutado(SVC) que falham mesmo quando a conectividade física é muito bem. Igualmente inclui os seguintes objetos MIB:
  • csfSigCallTotalSetupAttempts: número total de tentativas de configuração de chamada.
  • csfSigCallTotalFailAttempts: número total de tentativas da instalação de chamada falha.
  • csfSigCallFilterFailAttempts: número de tentativas da instalação de chamada falha que combinam o filtro de diagnóstico.
CSCdr96649 12.0(14) Resolve o travamento forçado por software na plataforma do Catalyst 8510MSR em PC 0x600B3A60. 
CSCdp90229 12.0(15) Aplica o reparo no código da Sinalização ATM que é executado no Roteadores. As resoluções causam um crash na plataforma 7507 devido a um erro de barramento no endereço 0xD0D0D19.
CSCdk87932 12.0(16) Mudanças do nível estadual dos implementares SSCOP. A edição da conformidade das resoluções SSCOP BGN/END PDU, e permite que o Switches e o Roteadores interoperem com recursos de redundância SVC nas imagens 12.1E.

Cisco IOS Software Release 12.0W5

A versão tecnológica 12.0W5 para o LightStream 1010 assim como para o Catalyst 8500 Series é baseada sobre e mantém a sincronização com a imagem do mainline do Cisco IOS 12.0. A sincronização significa que uma imagem 12.0(X)W5 particular inclui as mesmas correções de bug que 12.0(X) a imagem de harmonização do mainline. Por exemplo, a imagem 12.0(16)W5 inclui as mesmas correções de bug que 12.0(16) a imagem do mainline.

Como uma versão tecnológica, o trem 12.0W5 integra o suporte a hardware novo, tal como o Adaptador da Porta IMA do oito portas T1/E1, e o suporte de software novo, tal como o IP MultiLayer Switching (MLS) sobre ATM e protocolo fast simple server redundancy (FSSRP).

A liberação 12.0W5 usa o seguinte esquema de nomeação:

12.0(1)W5(X)
12.0(1)W5(Y)
12.0(x)W5(Z)
12.0(y)W5(Zb)
  • X e y Lowercase - Indica a versão da versão de linha principal do pai IO.
  • X, Y, e Z caixas - indica a manutenção em nível da liberação. As versões de manutenção integram novos recursos e reparos de software novos. As versões de manutenção são liberadas tipicamente cada sete a oito semanas.
Um conceito importante a compreender sobre o Cisco IOS é o estado do general deployment (GD), que refere o ponto em que Cisco declara uma liberação para ser estável em todas as Plataformas e em todos os ambientes de rede. Uma liberação alcança o estado GD se encontra determinados critérios de qualidade, incluindo o feedback positivo dos clientes reais. Somente as versões de linha principal, que não integram o suporte de hardware e software novo, são projetadas alcançar o estado GD. As versões tecnológicas como o 12.0W5 não alcançam o estado GD.

Você pode ver mais informação sobre 12.0W5(X) as liberações clicando aqui e verificando os Release Note para ver se há seu roteador de switch ATM.

Cisco IOS Software Release 12.1(5)EY

O Catalyst 8500 Series e o LightStream 1010 são apoiados agora pelo trem do Software Release 12.1(x)EY de Cisco IOS®. Você pode ver mais informação sobre este trem clicando nos seguintes links: O trem 12.0W5 entrou eficazmente no modo de manutenção para o LightStream 1010 e no Catalyst 8500 após a liberação 12.0(10)W5(18b). O trem 12.1(x)EY é um X ou uma versão de tecnologia de vida curta com que os novos recursos e o suporte a hardware novo estão sendo introduzidos. O trem 12.1(x)EY fundirá de novo em uma liberação 12.1E principal e finalmente em uma liberação 12.2E.

Requisitos de memória de imagem

Antes de promover seu roteador de switch ATM, assegure-se de que seu sistema tenha os recursos de memória suficientes para apoiar as imagens 12.0W5. A arquitetura interna de seu roteador do interruptor usa os seguintes componentes de memória.
  • A memória Flash armazena uma cópia do Cisco IOS Software e é retida quando você põe para baixo ou reinicia. Os 8540 MSR exigem o 16 MB da memória Flash, quando os 8510 MSR e LightStream1010 exigirem MB oito da memória Flash.
  • Na potência sobre, as cargas de sistema a imagem operacional no DRAM, de que a imagem é executado. O DRAM igualmente armazena a informação e as tabelas de estado de configuração dinâmica tais como tabelas de roteamento e tabelas do virtual circuit (VC). O Catalyst 8540MSR exige agora o 256 MB da memória dinâmica de acesso aleatório (DRAM), quando os 8510 MSR e LightStream1010 exigirem o 64 MB do DRAM.
Use o comando show version determinar suas quantidade atual de DRAM e memória Flash. Na seguinte saída, o LightStream1010 tem o 64 MB do DRAM e do MB oito da memória Flash.
   ls1010-3.8#show version
   Cisco Internetwork Operating System Software
   IOS (tm) LightStream1010 WA4-5 Software (LightStream1010-WP-M), Version 12.0(10)W5(18b) RELEASE SOFTWARE
   Copyright (c) 1986-2000 by cisco Systems, Inc.
   Compiled Thu 03-Aug-00 08:33 by integ
   Image text-base: 0x60010930, data-base: 0x60AC4000
   ROM: System Bootstrap, Version 11.2(1.4.WA3.0) [integ 1.4.WA3.0], RELEASE SOFTWARE
   ROM: LightStream1010 WA4-5 Software (LightStream1010-WP-M), Version 12.0(4a)W5(11a) RELEASE SOFTWARE
   ls1010-3.8 uptime is 4 weeks, 4 days, 2 hours, 47 minutes
   System restarted by power-on
   System image file is "slot0:ls1010-wp-mz_120-10_W5_18b.bin"
   cisco LightStream1010 (R4600) processor with 65536K bytes of memory.
   R4700 processor, Implementation 33, Revision 1.0
   Last reset from power-on
   1 Ethernet/IEEE 802.3 interface(s)
   18 ATM network interface(s)
   123K bytes of non-volatile configuration memory.
   8192K bytes of Flash internal SIMM (Sector size 256K).

   Configuration register is 0x2102

Outro código de firmware

No roteador de switch ATM, você pode reprogram as imagens funcionais nos processadores de rotas, no rommon, nos processadores de switch, nas placas de recurso de processador de switch, nos módulos portador, nos módulos de largura completos, e nos módulos de relógio de rede. As imagens funcionais fornecem a funcionalidade de operação de nível baixo para vários controladores de hardware. Em controladores de hardware com dispositivos programável embutido no sistema, tais como os gate array programáveis do campo (FPGA) e os dispositivos de lógica programáveis apagáveis (EPLD), as imagens funcionais de hardware podem ser reprogrammed independentemente de carregar a imagem do sistema e sem remover os dispositivos do controlador.

O FPGA e as imagens funcionais incluem reparos da advertência, mas na maioria dos casos, não é necessário promover. Os Release Note que descrevem as advertências do FPGA e das imagens funcionais estão disponíveis aqui.

Antes de implantar uma versão

Geralmente, Cisco recomenda a imagem a mais atrasada devido à quantidade de recursos de software e suporte a hardware e alto número de correções de bug. Antes de distribuir um Cisco IOS Software Release em uma rede de produção, sempre consulte a documentação específica de produto apropriada e execute o teste de aceitação em seu próprio ambiente de teste, assim como consulte os seguintes recursos na site da Cisco na Web: Outras práticas considerar ao fazer alterações de rede, como o melhoramento, são esboçadas no gerenciamento de alteração: White Paper dos melhores prática.

Atualizando Processadores de Rota Redundante no Catalyst 8540

O Catalyst 8540 consiste em um chassi 13-slot que aceite o ATM e os módulos de interface Ethernet. Os cinco entalhes médios do chassi são reservados para dois grupos de placas de processador:
  • Processadores de switch (SP) - Forme o Switch Fabric de alta velocidade que fornece o caminho físico da porta de ingresso à porta de saída.
  • Processadores de rotas (RP) - Forneça componentes de sistema padrão, tais como o CPU, o DRAM, e a memória Flash on-board assim como os slots da placa PCMCIA para armazenar a imagem do sistema.
Os apoios RP redundantes do Catalyst 8540. Este documento explica como promover a imagem do Cisco IOS Software em um sistema usando dois RP.

RPs principal e secundário

Preliminar e secundário são os termos usados para descrever que RP é ativo e que RP é à espera. O RP no entalhe 4 ou no entalhe 8 pode ser preliminar; ou seja o RP no entalhe 4 não é sempre o preliminar. Use o comando show redundancy determinar o primário atual e os RP secundários em seu sistema.
8540MSR# show redundancy

        This CPU is the PRIMARY
        Primary
        -------
        Slot:                          4
        CPU Uptime:                    14 hours, 59 minutes
        ILMI sysUpTime:                15 weeks, 12 minutes
        Image:                         PNNI Software (cat8540m-WPK2-M), Version 12.1(FAE

        Time Since :
          Last Running Config. Sync:   Never
          Last Startup Config. Sync:   Never
        Module Syncs are ENABLED
        Init Sync is NOT Complete
        Last Restart Reason:           Switch Over
        Time since switchover:         14 hours, 50 minutes


        Secondary
        ---------
        State:                         DOWN

8540MSR#
Use o comando show version assegurar-se de que um RP preliminar reconheça o RP secundário:
8540MSR# show version
Cisco Internetwork Operating System Software
IOS (tm) PNNI Software (cat8540m-WPK2-M), Version 12.1(FALCON.29)
Copyright (c) 1986-2002 by cisco Systems, Inc.
Compiled Sat 12-Jan-02 00:49 by
Image text-base: 0x60010958, data-base: 0x60F46000

ROM: System Bootstrap, Version 12.0(0.19)W5(5), RELEASE SOFTWARE

8540MSR uptime is 2 weeks, 1 day, 20 hours, 27 minutes
System returned to ROM by reload at 18:28:41 UTC Mon Mar 4 2002
System image file is "slot0:cat8540m-wpk2-mz.121-99.FALCON_DEVTEST_UBLDIT29"

cisco C8540MSR (R5000) processor with 262144K/256K bytes of memory.
R5000 CPU at 200Mhz, Implementation 35, Rev 2.1, 512KB L2 Cache
Last reset from power-on
3 Ethernet/IEEE 802.3 interface(s)
16 FastEthernet/IEEE 802.3 interface(s)
15 ATM network interface(s)
505K bytes of non-volatile configuration memory.

20480K bytes of Flash PCMCIA card at slot 0 (Sector size 128K).
8192K bytes of Flash internal SIMM (Sector size 256K).
Secondary is up
Secondary has 262144K bytes of memory.

Configuration register is 0x0

8540MSR#
O RP preliminar no Catalyst 8540 serve como o sistema mestre. As corridas secundárias RP no modo standby. Neste modo, o RP secundário é carreg parcialmente com o Cisco IOS Software; contudo, nenhuma configuração?a. O seguinte exemplo de saída do comando show run capturado de um RP secundário. Note como o comando retorna uma configuração running essencialmente vazia para o RP secundário.
8540MSR# show running-config
Building configuration...

Current configuration : 7709 bytes
!
version 12.1
service config
no service pad
service timestamps debug uptime
service timestamps log uptime
no service password-encryption
!
hostname 8540MSR
!
logging buffered 4096 debugging
no logging console
enable password lab
!
spd headroom 1024
no facility-alarm core-temperature major
no facility-alarm core-temperature minor
redundancy
 main-cpu
  sync dynamic-info
  sync config startup
  sync config running
network-clock-select revertive
network-clock-select 2 system
no diag online access
sdm ipqos zero
sdm policy 0
ip subnet-zero
ip host-routing
!
[Information Deleted]
!
line con 0
line aux 0
line vty 0 4
!
end
No modo standby, a informação de configuração secundária dos esconderijos RP fornecida pelo mestre. No failover real, o RP secundário permite protocolos de camada mais elevada tais como a medida - árvore e CDP assim como protocolos de roteamento e adjacência de CEF relacionada e tabelas FIB.

Cada RP apoia uma porta interna e uma porta externa de Ethernet atribuiu um dos seguintes nomes segundo o status de redundância:

  • RP preliminar - controller0 e ethernet0
  • RP secundário - controller-sec0 e ethernetsec-0
O acesso de console ao RP secundário deve ser feito diretamente com o secundário possui a porta de Console e não através do preliminar. O acesso do telnet ao RP secundário não é possível desde que os dois RP compartilham de um único par IP e de MAC address que “seja possuído” pelo RP preliminar.

Antes de Começar

Etapa 1 Assegure-se de que seu Catalyst 8540 cumpra as exigências para o status de redundância cheio:
  • Ambos os processadores de rotas devem ser a mesma versão de hardware. Use o comando show hardware verificar que os dois RP são a mesma versão de hardware.

Nota: Ambos os RP devem ter ou não ter um módulo de relógio.

      8540MSR# show hardware 
    
      C8540 named 8540MSR, Date: 09:48:07 UTC Tue Mar 5 2002
    
      Slot Ctrlr-Type    Part No.  Rev  Ser No  Mfg Date   RMA No. Hw Vrs  Tst EEP
      ---- ------------  ---------- -- -------- --------- -------- ------- --- ---
       0/* Super Cam     73-2739-03 D0 03170TAL May 03 99 0          3.1
       0/0 8T1 IMA PAM   73-3367-02 B2 03100061 Mar 15 99 00-00-00   2.0     0   0
       0/1 155UTP PAM    73-1572-03 A0 09005149 Oct 22 98 00-00-00   3.2     0   2
       2/* ARM PAM       73-4208-01 05 03150016 Apr 18 99            1.0
       3/* ETHERNET PAM  73-3754-06 B0 03282WBF Jul 13 99 0          5.1
       4/* Route Proc    73-2644-05 A0 03140NXK Apr 04 99 0          5.7
       4/0 Netclk Modul  73-2868-03 A0 03140NSU Apr 04 99 0          3.1
       5/* Switch Card   73-3315-08 B0 03170SMB May 03 99 0          8.3
       5/0 Feature Card  73-3408-04 B0 03160S4H May 03 99 0          4.1
       7/* Switch Card   73-3315-08 B0 03160SDT May 03 99 0          8.3
       7/0 Feature Card  73-3408-04 B0 03160RQV May 03 99 0          4.1
       8/* Route Proc    73-2644-05 A0 03140NXH Apr 04 99 0          5.7
       8/0 Netclk Modul  73-2868-03 A0 03140NVT Apr 04 99 0          3.1
       9/* OC48c PAM     73-3745-02 12 03190UXC Jun 28 99            2.1
      10/* OCM Board     73-4165-01 04 03230ZZ2 Jun 28 99           10.1
      10/0 QUAD 622 Gen  73-2851-05 A0 03160RVS Jun 16 99            5.0
      11/* OC48c PAM     73-3745-02 12 03100015 Jun 28 99            2.1
      12/* OCM Board     73-4165-01 04 03190UJV Jun 28 99           10.1
      12/0 QUAD 622 Gen  73-2851-05 A0 03160S9J Jun 16 99 0          5.0
    
      DS1201 Backplane EEPROM:
      Model  Ver.  Serial  MAC-Address  MAC-Size  RMA  RMA-Number   MFG-Date
      ------ ---- -------- ------------ --------  ---  ----------  -----------
       C8540  2   6315484 00902156D800   1024      0        0      Mar 23 1999
       cubi version : 11
    
      Power Supply:
      Slot Part No.         Rev  Serial No.  RMA No.     Hw Vrs  Power Consumption
      ---- ---------------- ---- ----------- ----------- ------- -----------------
      0          34-0918-02 B0   ACP03220289 00-00-00-00   2.1             2746 cA
    
    8540MSR#
  • Ambos os processadores de rotas devem usar as mesmas imagens funcionais. Use o comando show functional-image-info slot [4,8] verificar que as versões de FPGA são idênticas.
  • 8540MSR# show functional-image-info slot 4
    
    Details for cpu Image on slot: 4
    
    Functional Version of the FPGA Image: 4.8
     #Jtag-Distribution-Format-B
     #HardwareRequired: 100(3.0-19,4.0-19,5.0-19)
     #FunctionalVersion: 4.8
     #Sections: 1
     #Section1Format: MOTOROLA_EXORMAX
    
      Copyright (c) 1996-00 by cisco Systems, Inc.
      All rights reserved.
      generated by:       holliday
      on:                 Mon Mar  6 13:59:17 PST 2000
      using:              /vob/cougar/bin/jtag_script Version 1.13
      config file:        cpu.jcf
    
      Chain description:
      Part type Bits Config file
      10k50     10   ../cidrFpga2/max/cidr_fpga.ttf
      xcs4062   3    ../cubiFpga2/xil/cubi.bit
      xcs4062   3    ../cubiFpga2/xil/cubi.bit
      generic   2
      XC4005    3    /vob/cougar/custom/common/jtcfg/xil/jtcfg_r.bit
      Number devices             = 5
      Number of instruction bits = 21
    
      FPGA config file information:
      Bitgen date/time  Sum   File
      100/03/02 19:14:49 7068  ../cidrFpga2/max/cidr_fpga.ttf
      1999/04/15 18:46:32 36965 ../cubiFpga2/xil/cubi.bit
      1999/04/15 18:46:32 36965 ../cubiFpga2/xil/cubi.bit
      98/06/11 16:56:44 49904 /vob/cougar/custom/common/jtcfg/xil/jtcfg_r.bit
    
     #End-Of-Header
    
    
    Details for Network Clock Module Image on slot: 4
    
    Functional Version of the FPGA Image: 8.0
     #Jtag-Distribution-Format-B
     #HardwareRequired: 101(3.0-9)
     #FunctionalVersion: 8.0
     #Sections: 1
     #Section1Format: MOTOROLA_EXORMAX
    
      Copyright (c) 1996-98 by cisco Systems, Inc.
      All rights reserved.
      generated by:       pirooz
      on:                 Tue Oct 27 16:39:34 PST 1998
      using:              /cougar/bin/jtag_script Version 1.08
      config file:        nclkm.jcf
    
      Chain description:
      Part type Bits Config file
      10k30     10   /cougar/custom/nclkm/nclkm_cnt_dpll/max/PLL_WRAPPER.ttf
      xc40      3    /cougar/custom/nclkm/DPLL/xilinx/DPLL_r.bit
      XC4005    3    /cougar/custom/common/jtcfg/xil/jtcfg_r.bit
      Number devices             = 3
      Number of instruction bits = 16
    
      FPGA config file information:
      Bitgen date/time  Sum   File
      98/10/26 16:08:39 60395 /cougar/custom/nclkm/nclkm_cnt_dpll/max/PLL_WRAPPER.tf
      1998/10/21 17:17:12 15339 /cougar/custom/nclkm/DPLL/xilinx/DPLL_r.bit
      98/06/11 16:56:44 49904 /cougar/custom/common/jtcfg/xil/jtcfg_r.bit
    
     #End-Of-Header
    
    8540MSR#
    8540MSR# show functional-image-info slot 8
    
    Details for cpu Image on slot: 8
    
    Functional Version of the FPGA Image: 4.8
     #Jtag-Distribution-Format-B
     #HardwareRequired: 100(3.0-19,4.0-19,5.0-19)
     #FunctionalVersion: 4.8
     #Sections: 1
     #Section1Format: MOTOROLA_EXORMAX
    
      Copyright (c) 1996-00 by cisco Systems, Inc.
      All rights reserved.
      generated by:       holliday
      on:                 Mon Mar  6 13:59:17 PST 2000
      using:              /vob/cougar/bin/jtag_script Version 1.13
      config file:        cpu.jcf
    
      Chain description:
      Part type Bits Config file
      10k50     10   ../cidrFpga2/max/cidr_fpga.ttf
      xcs4062   3    ../cubiFpga2/xil/cubi.bit
      xcs4062   3    ../cubiFpga2/xil/cubi.bit
      generic   2
      XC4005    3    /vob/cougar/custom/common/jtcfg/xil/jtcfg_r.bit
      Number devices             = 5
      Number of instruction bits = 21
    
      FPGA config file information:
      Bitgen date/time  Sum   File
      100/03/02 19:14:49 7068  ../cidrFpga2/max/cidr_fpga.ttf
      1999/04/15 18:46:32 36965 ../cubiFpga2/xil/cubi.bit
      1999/04/15 18:46:32 36965 ../cubiFpga2/xil/cubi.bit
      98/06/11 16:56:44 49904 /vob/cougar/custom/common/jtcfg/xil/jtcfg_r.bit
    
     #End-Of-Header
    
    
    Details for Network Clock Module Image on slot: 8
    
    Functional Version of the FPGA Image: 8.0
     #Jtag-Distribution-Format-B
     #HardwareRequired: 101(3.0-9)
     #FunctionalVersion: 8.0
     #Sections: 1
     #Section1Format: MOTOROLA_EXORMAX
    
      Copyright (c) 1996-98 by cisco Systems, Inc.
      All rights reserved.
      generated by:       pirooz
      on:                 Tue Oct 27 16:39:34 PST 1998
      using:              /cougar/bin/jtag_script Version 1.08
      config file:        nclkm.jcf
    
      Chain description:
      Part type Bits Config file
      10k30     10   /cougar/custom/nclkm/nclkm_cnt_dpll/max/PLL_WRAPPER.ttf
      xc40      3    /cougar/custom/nclkm/DPLL/xilinx/DPLL_r.bit
      XC4005    3    /cougar/custom/common/jtcfg/xil/jtcfg_r.bit
      Number devices             = 3
      Number of instruction bits = 16
    
      FPGA config file information:
      Bitgen date/time  Sum   File
      98/10/26 16:08:39 60395 /cougar/custom/nclkm/nclkm_cnt_dpll/max/PLL_WRAPPER.tf
      1998/10/21 17:17:12 15339 /cougar/custom/nclkm/DPLL/xilinx/DPLL_r.bit
      98/06/11 16:56:44 49904 /cougar/custom/common/jtcfg/xil/jtcfg_r.bit
    
     #End-Of-Header
    
    
    8540MSR#
  • Ambos os processadores de rotas devem ter o mesmo valor da memória e devem executar a mesma imagem do sistema. Use o comando show version para verificar isto:
  • 8540MSR# show version
    Cisco Internetwork Operating System Software
    IOS (tm) PNNI Software (cat8540m-WPK2-M), Version 12.1(FALCON.29), MAINTENANCE E
    Copyright (c) 1986-2002 by cisco Systems, Inc.
    Compiled Sat 12-Jan-02 00:49 by
    Image text-base: 0x60010958, data-base: 0x60F46000
    
    ROM: System Bootstrap, Version 12.0(0.19)W5(5), RELEASE SOFTWARE
    
    8540MSR uptime is 16 hours, 5 minutes
    System returned to ROM by reload at 18:28:41 UTC Mon Mar 4 2002
    System image file is "slot0:cat8540m-wpk2-mz.121-99.FALCON_DEVTEST_UBLDIT29"
    
    cisco C8540MSR (R5000) processor with 262144K/256K bytes of memory.
    R5000 CPU at 200Mhz, Implementation 35, Rev 2.1, 512KB L2 Cache
    Last reset from power-on
    3 Ethernet/IEEE 802.3 interface(s)
    16 FastEthernet/IEEE 802.3 interface(s)
    15 ATM network interface(s)
    505K bytes of non-volatile configuration memory.
    
    20480K bytes of Flash PCMCIA card at slot 0 (Sector size 128K).
    8192K bytes of Flash internal SIMM (Sector size 256K).
    Configuration register is 0x0
    
    8540MSR#
Etapa 2 Verifique que um endereço IP de Um ou Mais Servidores Cisco ICM NT está atribuído ao RP.
8540MSR# show ip interface Ethernet 0
Ethernet0 is up, line protocol is up
  Internet address is 172.20.52.11/27
  Broadcast address is 255.255.255.255
  Address determined by configuration file
  MTU is 1500 bytes
  Helper address is not set
  Directed broadcast forwarding is disabled
  Multicast reserved groups joined: 224.0.0.5 224.0.0.6
  Outgoing access list is not set
  Inbound  access list is not set
  Proxy ARP is enabled
  Local Proxy ARP is disabled
  Security level is default
  Split horizon is enabled
  ICMP redirects are always sent
  ICMP unreachables are always sent
  ICMP mask replies are never sent
  IP fast switching is disabled
  IP fast switching on the same interface is disabled
  IP Null turbo vector
  IP multicast fast switching is disabled
  IP multicast distributed fast switching is disabled
  IP route-cache flags are Fast, No CEF
  Router Discovery is disabled
  IP output packet accounting is disabled
  IP access violation accounting is disabled
  TCP/IP header compression is disabled
  RTP/IP header compression is disabled
  Probe proxy name replies are disabled
  Policy routing is disabled
  Network address translation is disabled
  WCCP Redirect outbound is disabled
  WCCP Redirect exclude is disabled
  BGP Policy Mapping is disabled
8540MSR#
Caso necessário, atribua um endereço IP de Um ou Mais Servidores Cisco ICM NT.
  8540# configure terminal
  8540(config)# ip address 10.0.0.1 255.255.255.0
Etapa 3 Assegure-se de que você possa conectar a seu servidor TFTP sibilando seu endereço IP de Um ou Mais Servidores Cisco ICM NT. Se o servidor TFTP está em uma rede IP diferente, a seguir você precisará de configurar o endereço do gateway padrão para o endereço IP de Um ou Mais Servidores Cisco ICM NT da porta Ethernet.

Processo de upgrade passo a passo

Nota: Este exemplo supõe que você quer transferir uma imagem IOS Cisco à placa de PCMCIA no slot 0 dos RP.

Etapa 1 Transfira a imagem IOS Cisco para os 8540 que você deseja promover da página de software do Centro de Software da Cisco a seu servidor TFTP. Para transferir o software do centro de software, você deve ser um usuário registrado e você deve ser entrado.

Etapa 2 Copie a imagem IOS Cisco de seu servidor TFTP à memória Flash em cada RP.

  • Especifique o dispositivo nomeado slot 0: para copiar a imagem ao slot 0 da placa de PC no RP preliminar.
  • 8540# dir slot0:
    8540# delete slot0:
    8540# squeeze slot0:
    8540# copy tftp ?
      atm-acct-active:  Copy to atm-acct-active: file system
      atm-acct-ready:   Copy to atm-acct-ready: file system
      bootflash:        Copy to bootflash: file system
      disk0:            Copy to disk0: file system
      disk1:            Copy to disk1: file system
      flash:            Copy to flash: file system
      ftp:              Copy to ftp: file system
      null:             Copy to null: file system
      nvram:            Copy to nvram: file system
      rcp:              Copy to rcp: file system
      rcsf:             Copy to rcsf: file system
      running-config    Update (merge with) current system configuration
      slot0:            Copy to slot0: file system
      slot1:            Copy to slot1: file system
      startup-config    Copy to startup configuration
      system:           Copy to system: file system
      tftp:             Copy to tftp: file system
    
    8540#
    
    8540# copy tftp slot0:
    Address or name of remote host []? 10.0.0.1
    Source filename []? cat8540m-wp-mz.121-6.EY.bin
    Destination filename [cat8540m-wp-mz.121-6.EY.bin]?
  • Especifique o dispositivo nomeado sec-slot0: para copiar a imagem ao slot 0 da placa de PC no RP secundário.

  • 8540# cópia tftp sec-slot0:
    Endereço ou nome do host remoto [10.0.0.1]?
    Nome do arquivo de origem [cat8540m-wp-mz.121-6.EY.bin]?
    Nome de arquivo de destino [cat8540m-wp-mz.121-6.EY.bin]?

    Importante: A única vez que você especifica um nome de dispositivo sec-x é quando você está transferindo uma imagem IOS Cisco ao RP secundário. Cada RP carreg somente de seus próprios dispositivos de memória flash. O preliminar vê os índices do flash secundário do `s para apoiar o carregamento de uma imagem de seu servidor TFTP. O RP secundário não vê os conteúdos flash preliminares do `s.

    Nota: Com a imagem de bootloader atual, somente o RP preliminar apoia o booting da rede através de um servidor TFTP. A bota secundária da obrigação do bootflash ou de uma placa Flash.

Etapa 3 Cada RP usa os variáveis de inicialização da configuração em seu próprio NVRAM a bordo. O RP preliminar sincroniza automaticamente o corredor e as configurações de inicialização. Assim, o RP redundante tem e usa as mesmas instruções de inicialização (eventualmente) que preliminar. Se seu arquivo de configuração no RP preliminar especifica uma imagem no slot 0, a seguir o RP secundário igualmente especifica uma imagem no slot 0 desde que está usando o mesmo arquivo de configuração (sincronizado).
  • Especifique a imagem IOS Cisco no slot 0 como a imagem que cada RP deve carreg com do comando seguinte:

  • flash do sistema slot0:cat8540m-wp-mz.121-6.EY.bin da bota 8540(config)#
     
  • Verifique sua alteração de configuração com os comandos show running and show bootvar.

  • mostra 8540# bootvar
    Variável de inicialização = slot0:cat8540m-wp-mz.121-6.EY.bin
    variável CONFIG_FILE =
    Variável do bootldr =
    O registro da configuração é 0x0
Etapa 4 Neste exemplo, deixe-nos supõem que o RP preliminar está no entalhe 4 e o RP secundário está no entalhe 8. Quando pronto, slot de soft reset 4 com o comando reload. Depois que a repartição, executa o comando show redundancy e confirma que o RP recarregado no entalhe 4 está executando a imagem que você precisa. O RP no entalhe 8 é agora o RP preliminar.

A etapa 5 quando um RP secundário se transforma o preliminar, carrega uma configuração direta e não carrega uma nova versão do Cisco IOS. , Execute assim o comando reload outra vez e force o entalhe 8 (o RP preliminar novo) para carregar a versão de software nova. Use outra vez o comando show redundancy confirmar os resultados esperados.

Perguntas mais freqüentes sobre redundância 8540 RP

P.. Posso eu carregar versões diferentes do Cisco IOS nos dois processadores de rotas?
A. Sim, seu Catalyst 8540 pode ter versões diferentes nos dois RP. Contudo, seu sistema deve ter a mesma imagem em ambos os RP a ser considerados redundantes. Se o Cisco IOS detecta uma má combinação nas versões, você verá a advertência dos mensagens de registro de um sistema “condicionalmente redundante” que exija um upgrade de software.
P.. Que RP se transforma o preliminar e que RP transforma-se o secundário após um ciclo da potência?
R. A resposta depende sobre se os comandos switchover RP estiveram executados antes do ciclo da potência:
  1. Se você não executou o comando redundancy force-failover main-cpu antes do ciclismo da potência, o RP que era preliminar antes do ciclo da potência virá outra vez acima como preliminar. A razão é que o status de redundância salvar através dos ciclos liga-desliga através de um registrador mestre-escravo em cada RP.
  2. Se você executou o comando redundancy force-failover main-cpu antes do ciclismo da potência, a seguir um dos seguintes resultados acontecerá, segundo se o preliminar novo (após o switchover) esteve recarregado:
    • Se o preliminar novo não foi recarregado e você executa um ciclo da potência imediatamente depois do switchover, o primário original virá acima como preliminar novo.
    • Se o preliminar novo foi recarregado com o destilador secundário no rommon, o preliminar novo virá acima como preliminar após o ciclo da potência.
Quando o RP secundário no entalhe 8 se torna preliminar, continua a servir como o sistema mestre, e há nenhum cancela o comando que faz com que o RP no entalhe 4 tome sobre outra vez.

Discussões relacionadas da comunidade de suporte da Cisco

A Comunidade de Suporte da Cisco é um fórum onde você pode perguntar e responder, oferecer sugestões e colaborar com colegas.


Informações Relacionadas



Document ID: 21445